PCB板电磁兼容设计关键良好的时钟电路设计方案
加入技术交流群
(2)如果驱动器不用管脚用电阻端接，驱动电流会变大，但是驱动电流中的振铃现象明显减弱。采用小电阻端接，可以改善驱动电流的振铃，但是会增加驱动电流，功耗变大;如果采用大电阻端接，可以减小驱动电流，但是会使得驱动电流出现振铃现象(开路是电阻端接的一个极限)。通过仿真结果看，选择75欧姆端接电阻一方面可以使得驱动电流不会很大，另一方面驱动电流的振铃也不是很明显。
(3)如果驱动器不用管脚采用电容端接，驱动电流的峰值变大，同时驱动电流脉冲的宽度也变大。这就表示驱动电流中的低频分量会明显变大，这就要注意低频段谐波的电磁干扰问题。图7和图8中对应电容端接的驱动电流的频谱曲线和电磁干扰曲线的低频分量明显变大也验证了这个问题。
4 结语
本文主要就对如何降低时钟(干扰源)的干扰进行了分析和总结，因此可以得出以下如何切断时钟干扰的传播途径的结论。一是将时钟电路的基波和谐波能量最大程度的约束到指定的范围之内(这些能量传输需要的电路包围的面积越小越好);其二是有效建立时钟电路区域与输入输出接口线路的隔离。由此可以在时钟电路设计时可以通过布局和布线来达到优化电磁兼容设计的目的。
评论