基于FPGA的大屏幕LED点阵显示系统设计 作者： 时间：2012-09-10 来源：网络 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询 收藏 <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a635e61e&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a href='https://ad.eepw.com.cn/www/delivery/ck.php?n=a576c0a2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 二、接收卡控制系统单元模块设计（一）时钟控制模块1. 行计数时钟和扫描控制信号采用行扫描的，必须产生行扫描控制信号。如图 2所示的row[4..0]是行扫描控制信号，用它接一个 2-4 译码器和四个 3-8 译码器来产生 32个行选信号，构成 1/32 扫描方式的显示屏。Hclk为行计数时钟，也可以称为行锁存时钟。图2 行驱动模块原理图 上一页 1 2 3 下一页
加入技术交流群
评论