FPGA设计频率的计算方法
加入技术交流群
解决的 Tlogic 以后，我们来看看Troute 如何来计算。由于Xilinx 和Altera 在走线资源的设计上并不一样，并且Xilinx 没有给出布线延时的模型，因此更难于分析，不过好在业内对布线延时与逻辑延时的统计分析表明，逻辑延时与布线延时的比值约为1:1 到1:2.由于我们所选用的芯片大量的已经进入0.18um 和0.13um 深亚微米的工艺，因此我们取逻辑延时与布线延时的比值为1:2.
Troute = 2 * Tlogic
Tmax = Tco + Tlogic + Troute + Tsu
= Tco + Tsu + 3 * Tlogic
= Tco + Tsu + 12 * Tlut
下表是我们常用的一些 Xilinx 和Altera 器件的性能估算。我们选取的是各个系列中的最低的速度等级。由于Altera 的APEX ，APEX II 系列器件的不同规模的参数不同，我们选取EP20K400E 和 EP2A15 作代表。
| Tsu ( ns ) | Tco ( ns ) | Tlut ( ns ) | Fmax | |
| Spartent II-5 | 0.7 | 1.3 | 0.7 | 96 M |
| Virtex E-6 | 0.63 | 1.0 | 0.47 | 137M |
| Virtex II-4 | 0.37 | 0.57 | 0.44 | 160M |
| Virtex II Pro -5 | 0.29 | 0.40 | 0.37 | 193M |
| APEX E-3 # | 0.23 | 0.32 | 1.01 | 79M |
| APEX II-9## | 0.33 | 0.23 | 0.7 | 112M |
| Stratix -7 | 0.011 | 0.202 | 0.527 | 153M |
# 以EP20K400E-3 的数据计算得出。
## 以 EP2A15-9 的数据计算得出。
评论