ADI推出高速模数转换器简化FPGA应用设计

　　通信基础设施、成像设备、工业仪器仪表、防务电子和其它多通道、需要大量数据的系统要求数据转换级提供越来越宽的分辨率和越来越高的采样率。并行接口的物理布局限制和串行LVDS(低压差分信号)方法的比特率限制目前给设计人员带来了技术障碍。

　　AD9250 ADC的串行接口方案通过单通道或双通道链路提供高达5 Gbps的采样率。使用两个串行通道可支持250 MSPS全速双通道模数转换数据速率，单个通道则用于支持较低的采样率。

　　Xilinx Inc.等高性能FPGA供应商，已在其最新一代产品中片内集成JESD204B SerDes(串行化器/解串器)端口。针对模拟信号链的这种端到端无缝连接方案可简化PCB布局，加快原型开发，使产品更快上市。　　

　　Xilinx无线业务部高级总监Sunil Kar表示：“Xilinx全力支持JEDEC JESD204B标准，并且正在努力加快采用数据转换器串行化互连技术，目前所做的就是提供高质量、灵活、可扩展、可编程的IP来与AD9250等高速数据转换器接口。Xilinx目前提供的JEDEC JESD204B IP支持Subclass 0、1、2功能，线路速率最高可达10.3 GBPS，通道宽度范围为1倍到8倍。这些技术进步有利于促进系统模块化，降低成本和复杂度，增强新一代无线和有线网络的功能与容量。”

　　ADI公司高速模数转换器部产品线总监Kevin Kattmann表示：“ADI公司的这款旗舰产品为FPGA系统中的模拟信号链设计提供了一种新的高度集成方法。双通道14位ADC AD9250具备无与伦比的宽带信号处理性能，其简化的接口为软件定义无线电和医疗超声领域的下一代FPGA应用扫清了设计障碍。对于许多系统设计师来说，实现高性能模拟信号链所面对的I/O挑战现在有了一个精巧的解决方案。”

　　有关双通道14位250 MSPS ADC AD9250的更多信息

　　AD9250转换器的JESD204B串行接口将每个IC所需高速差分输出数据路径的数目从多达28个减至2个。每个上电周期以及经过链路重新同步事件后，其Subclass 1确定性延迟功能都是可重复的。此功能在以下应用中很重要：分集无线电系统和仪器仪表、TD-SCDMA / WCDMA / LTE(尤其是2R2T >8R8T演进)等多模式数字接收机应用、雷达/防务电子、医疗成像系统、电缆基础设施以及通用软件无线电。

　　双通道14位250 MSPS ADC AD9250主要特性和性能

• 具有Subclass 1确定性延迟的JESD204B编码串行数字输出
• 信噪比(SNR)：70.6 dBFS(185 MHz输入，250 MSPS)
• 无杂散动态范围(SFDR)：88 dBc(185 MHz输入，250 MSPS)
• 中频采样频率最高达400 MHz
• 95 dB通道隔离/串扰
• 低功耗和小封装尺寸

　　评估套件

　　AD9250-250EBZ (250 MSPS)、AD9250-170EBZ (170 MSPS)和AD6673-250EBZ DUT板，与辅助高速数据采集卡HSC-ADC-EVALDZ，构成AD9250的完整评估系统，它针对信号性能进行了优化。采集到的数据可以利用笔记本电脑和ADI免费软件VisualAnalog™进行分析。为了与FPGA开发平台兼容，DUT板可以使用CVT-ADC-FMC-INTPZB FMC内插器连接器。