首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fpga

Lattice MXO2: 3-8译码器

  • 在这个实验里我们将学习如何用Verilog来实现组合逻辑。硬件说明组合逻辑电路是数字电路的重要部分,电路的输出只与输入的当前状态相关的逻辑电路,常见的有选择器、比较器、译码器、编码器、编码转换等等。在本实验里以最常见的3-8译码器为例说明如何用Verilog实现。3-8译码器的真值表如下:从前面的实验可以知道,当FPGA输出信号到LED为高电平时LED熄灭,反之LED变亮。同时我们可以以开关的信号模拟3-8译码器的输入,这样控制开关我们就能控制特定的LED变亮。Verilog代码// *****
  • 关键字: 组合逻辑  FPGA  Lattice Diamond  Verilog  

Altera MAX10: 点亮RGB三色灯

  • 在这个实验里我们将学习控制小脚丫STEP-MAX10上的RGB三色LED的显示,基本的原理和点亮LED是相似的。====硬件说明====STEP-MXO2 V2开发板上面有两个三色LED,我们也可以用按键或者开关控制三色LED的显示。这是开发板上的2个三色LED,采用的是共阳极的设计,RGB三种信号分别连接到FPGA的引脚,作为FPGA输出信号控制。当FPGA输出低电平时LED变亮,当FPGA输出高电平时LED熄灭,当两种或者三种颜色变亮时会混合出不同颜色,一共能产生8种颜色。====Verilog代码=
  • 关键字: 三色RGBLED  FPGA  Lattice Diamond  小脚丫  

Lattice MXO2: 点亮RGB三色灯

  • 在这个实验里我们将学习控制小脚丫STEP-MXO2上的RGB三色LED的显示,基本的原理和点亮LED是相似的。硬件说明STEP-MXO2 V2开发板上面有两个三色LED,我们也可以用按键或者开关控制三色LED的显示。这是开发板上的2个三色LED,采用的是共阳极的设计,RGB三种信号分别连接到FPGA的引脚,作为FPGA输出信号控制。当FPGA输出低电平时LED变亮,当FPGA输出高电平时LED熄灭,当两种或者三种颜色变亮时会混合出不同颜色,一共能产生8种颜色。Verilog代码// ******
  • 关键字: 三色RGBLED  FPGA  Lattice Diamond  小脚丫  

Altera MAX10: 点亮LED灯

  • 恭喜你拿到我们的小脚丫开发板,在这个系列教程里你将更深入学习FPGA的设计同时更深入了解我们的小脚丫。如果你还没有开始使用小脚丫,也可以从这里一步一步开始你的可编程逻辑学习。请先准备好软硬件文档,因为FPGA的设计是和硬件息息相关,会经常用到这些文档。你还必须先安装好Quartus Prime设计工具,这是用小脚丫STEP-MAX10必须用到的。 硬件说明STEP-MAX10开发板虽然很小巧,上面也集成了不少外设,在本实验里我们就看看如何用FPGA控制简单外设,如何用按键或者开关控制LED的亮和
  • 关键字: LED  FPGA  Lattice Diamond  小脚丫  

Lattice MXO2: 点亮LED灯

  • 恭喜你拿到我们的小脚丫开发板,在这个系列教程里你将更深入学习FPGA的设计同时更深入了解我们的小脚丫。如果你还没有开始使用小脚丫,也可以从这里一步一步开始你的可编程逻辑学习。请先到云盘准备好软硬件文档,因为FPGA的设计是和硬件息息相关,会经常用到这些文档。你还必须先安装好Diamond设计工具,这是用小脚丫STEP-MXO2必须用到的。1. 硬件说明STEP-MXO2 V2开发板虽然很小巧,上面也集成了不少外设,在本实验里我们就看看如何用FPGA控制简单外设,如何用按键或者开关控制LED的亮和灭。这是开
  • 关键字: LED  FPGA  Lattice Diamond  小脚丫  

实验22 4位串行累加器

  • 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验了解累加器的意义及原理方法(3)掌握使用Verilog HDL语言基于FPGA实现累加器的原理及实现方法实验任务设计一个4位串行累加器,电路原理框图如图所示,在开关K处设置串行输入数据,在CP端输入8个脉冲,将完成一次,两个四位串行数据的相加,结果存D-A中。实验原理根据上述电路框图,可以分割系统任务。累加器是一个具有特殊功能的二进制寄存器,可以存放计算产生的中间结果,省去了计算单元的读取操作,能加快计算单
  • 关键字: 累加器  FPGA  Lattice Diamond  Verilog HDL  

实验21:智力竞赛抢答器

  • 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验理解和掌握抢答器原理;(3)学习用Verilog HDL描述方法描述抢答器。实验任务本实验的任务是设计一个智力竞赛抢答器,带复位和主持人控制功能。一共4组选手,用开关k1,k2,k3,k4表示主持人复位开始抢答,获得抢答的选手显示对应led,答题时间超过30秒报警每位选手初始分数5分(RESET复位),主持人控制加分减分按键,每次增加或减少1分(最多9分),答题选手分数显示在数码管实验原理根据抢答器的功能,
  • 关键字: 抢答器  FPGA  Lattice Diamond  Verilog HDL  

实验20:步进电机2

  • 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验理解和掌握步进电机技术与实现方法;(3)学习用Verilog HDL行为描述方法描述步进电机。实验任务本实验的任务设计一个步进电机运行控制电路,A、B、C、D分别表示步进电机的四相绕组,步进电机按四相四拍的方式运行。如要求电机正传时,控制端T=1,电机的四相绕组的通电顺序为AC—DA—BD—CB—AC……如要求电机反传时,控制端T=0,电机的四相绕组的通电顺序为AC—CB—BD—DA—AC……。实验原理为了
  • 关键字: 步进电机  FPGA  Lattice Diamond  Verilog HDL  

FPGA 江湖,山雨欲来

  • 前不久,英特尔通过官网宣布将负责开发英特尔的 Agilex、Stratix 和其他 FPGA 产品的可编程解决方案部门(PSG)剥离,作为独立业务运营,目标是在两到三年后 IPO 中出售部分业务。当英特尔正式宣布分拆 FPGA 业务时,FPGA 江湖的风又开始飞扬。FPGA 江湖之争FPGA 起源FPGA(现场可编程门阵列)是可重构的计算机芯片,可以通过编程实现任何数字硬件电路。FPGA 可以在制造后重新编程以模拟数字电路,非常适合在批量生产前制作新功能的原型,或者服务于对于定制芯片来说不经济的罕见用例。
  • 关键字: FPGA  

实验19:步进电机1

  • 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验理解和掌握步进电机的原理和设计方法;(3)学习用Verilog HDL描述一个步进电机电路。实验任务本实验的任务是设计控制四相绕组的步进电机电机正转、反转、停止的控制电路。要求如下:电机运转规律为:正转30s→停10s→反转30s→停10s→正转30s……实验原理步进电机是将电脉冲信号转变为角位移或线位移的开环控制元步进电机件。当电流流过定子绕组时,定子绕组产生一矢量磁场。该磁场会带动转子旋转一角度,使得转
  • 关键字: 步进电机  FPGA  Lattice Diamond  Verilog HDL  

实验18:秒表计数器

  • 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验理解和掌握计数器原理;(3)掌握用Verilog HDL数据流和行为级描述寄存器单元的方法。实验任务设计简单秒表(60进制),并要求带启动、复位、暂停功能。实验原理如下所示,秒表(60进制)即显示从00到59循环跳转计数。并且通过开关设置,达到复位至00,任意时刻暂停和启动的功能。我们通过将开发板的12M晶振分频(参考分频程序)出1Hz的计时频率,实现秒钟的效果。将clk_1s的上升沿作为触发信号计时。通过
  • 关键字: 秒表计数器  FPGA  Lattice Diamond  Verilog HDL  

实验17:分频器

  • 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验理解和掌握分频器原理;(3)学习用Verilog HDL行为级描述时序逻辑电路。实验任务设计一个任意整数分频器。实验原理时钟信号的处理是FPGA的特色之一,因此分频器也是FPGA设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计,但是通过语言设计进行时钟分频是最基本的训练,在对时钟要求不高的设计时也能节省锁相环资源。在本实验中我们将实现任意整数的分频器,分频
  • 关键字: 分频器  FPGA  Lattice Diamond  Verilog HDL  

实验16:扭环形计数器

  • 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验理解和掌握扭环形计数器原理;(3)学习用Verilog HDL行为级描述时序逻辑电路。实验任务设计一个右移扭环形计数器。实验原理将移位寄存器的输出非q0连接到触发器q3的输入,这样就构成了一个扭环形计数器。初始化复位时,给q0一个初值0000,则在循环过程中依次为:000010001100111011110111001100010000。Verilog HDL建模描述用行为级描述右移扭环形计数器程序清单tw
  • 关键字: 扭环形计数器  FPGA  Lattice Diamond  Verilog HDL  

用FPGA构建边缘AI推理应用很难?这样做,变简单!

  • 对于希望在边缘的推理处理器上实施人工智能 (AI) 算法的设计人员来说,他们正不断面临着降低功耗并缩短开发时间的压力,即使在处理需求不断增加的情况下也是如此。现场可编程门阵列 (FPGA) 为实施边缘AI所需的神经网络 (NN) 推理引擎提供了特别有效的速度和效率效率组合。然而,对于不熟悉 FPGA 的开发人员来说,传统FPGA的开发方法可能相当复杂,往往导致他们去选择不太理想的解决方案。本文将介绍来自Microchip Technology的一种比较简单的方法。通过这种方法,开发人员可以使用FPGA和软
  • 关键字: DigiKey  FPGA  边缘AI  

实验15:环形计数器

  • 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验理解和掌握环形计数器原理;(3)学习用Verilog HDL行为级描述时序逻辑电路。实验任务设计一个4位右循环一个1的环形计数器。实验原理将移位寄存器的输出q0连接到触发器q3的输入,并且在这4个触发器中只有一个输出为1,另外3个为0,这样就构成了一个环形计数器。初始化复位时,给q0一个置位信号,则唯一的1将在环形计数器中循环移位,每4个时钟同期输出一个高电平脉冲。Verilog HDL建模描述用行为级描述
  • 关键字: 环形计数器  FPGA  Lattice Diamond  Verilog HDL  
共6342条 9/423 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|

fpga介绍

FPGA是英文Field-Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。 FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概念,内部包括可 [ 查看详细 ]
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473