新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 时钟抖动和相位噪声对采样系统的影响

时钟抖动和相位噪声对采样系统的影响

——
作者:Brad Brannon,Analog Devices Inc 时间:2005-09-01来源:EDN电子设计技术收藏
时钟抖动和相位噪声对的影响
系统的性能大多取决于时钟抖动规范,所以仔细评估是非常重要的。
  随着直接中频采样的更高分辨力数据转换器的上市,系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器,或者说,充其量也只能反映问题的一部分。如果对时钟电路的规范和设计没有恰当的了解,你就不能实现这些数据转换器的最佳性能。
  如果明智地选择时钟,一份简单的抖动规范几乎是不够的。而重要的是,你要知道时钟噪声的带宽和频谱形状,才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高,几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。
  相反,有些设计师仅仅因为不清楚时钟噪声会对转换器、最终对他们的产品性能产生何种影响,可能会为一个昂贵的时钟源付出过多。要注意的是,最昂贵的时钟发生器并不总是带来最佳的系统性能。许多折衷方案均与时钟抖动、相位噪声和转换器性能有关。一旦你了解了这些折衷方案,就能以最低的成本为应用系统选择最佳的时钟。
  对于中频和射频来说,编码源的功能与其说像一个时钟,倒不如说更像一个本地振荡器。很多设计师都希望制造商在频域内规定时钟要求,就像他们制作射频合成器时所做的那样。尽管很难给出时钟抖动和相位噪声之间的直接相关性,但是,仍然有一些指导原则适用于根据时钟抖动或相位噪声来设计和选择编码源。
  数据转换器的主要目的要么是由定期的时间采样产生模拟波形,要么是由一个模拟信号产生一系列定期的时间采样。因此,采样时钟的稳定性是十分重要的。从数据转换器的角度来看,这种不稳定性,亦即随机的时钟抖动,会在模数转换器何时对输入信号进行采样方面产生不确定性。随机抖动具有高斯分布特征;事件的均方根时间值或标准偏差可确定这种随机抖动。虽然有几种直接测量时钟抖动的方法,但在测量亚皮秒定时变化时,时钟稳定性的要求愈发严格,所以需要采用间接的测量方法。
  从数据转换器的角度来看,编码带宽可扩展到数百兆赫。在考虑构成数据转换器时钟抖动的噪声的带宽时,其范围是从直流直到编码的带宽,这远远超过制造商常常当作标准时钟抖动测量值引用的12 kHz ~20 MHz典型值。由于与抖动有关的是宽带转换器噪声增大,所以只要观察数据转换器噪声性能的下降,就可很方便地评估时钟抖动。公式1可确定由于时钟抖动而产生的信噪比(SNR)极限:

本文引用地址:http://www.eepw.com.cn/article/8128.htm

  式中,f为模拟输入频率,t为抖动率。求解t则公式1变为公式2。如果已知工作频率和SNR要求,则公式2就可确定时钟抖动要求:



  如果抖动是数据转换器性能的唯一限制因素,那么对一个70MHz中频信号进行采样并保持75dB信噪比(SNR),就要求时钟抖动仅为400飞秒。
  只要你在模拟输入频率增大时观察到信噪比下降,就可以很方便地使用数据转换器(特别是模数转换器ADC),通过快速傅立叶变换(FFT)技术计算出信噪比(SNR)。从总噪声中减去ADC产生的噪声,你就可以估算出时钟抖动产生的噪声。一旦知道噪声系数,你就可以计算出时间抖动。(参考文献1。)
  这种方法有两个缺点。第一,如果在FFT处理中采用窗口操作,则窗口的脉冲响应就会模糊频谱分辨率。第二,对于非常合理的FFT规模,频谱分辨率会受到限制。例如,当采用61.44M采样/秒的编码率和64k采样FFT时,每个FFT态都代表了一个大约938 Hz的带宽。频谱模糊引起时钟噪声在若干FFT态之内的损失,这将导致存在大量相位噪声的基频的两侧若干千赫范围内的信息损失。
  即使在不采用窗口的情况下实现同步FFT,仍然存在至少一个FFT态的限制仍然存在,并代表大约1kHz的带宽。从相邻相位噪声的角度来看,时钟源附近的前几千赫兹范围内包含该频率的大部分能量。因此,使用FFT方法来估计抖动会使你损失大量时钟噪声信息。但是,由于目标通常是宽带SNR,因此在测量ADC宽带性能时,这种测试一般是可以接受的。



  有噪声,有更多的噪声
  公式3用一个具有调幅项、调频项和调相项的修正的正弦函数表示一个采样信号:



  由于采样源通常是用差分比较技术硬限幅的,所以,只要编码源提供足够大的驱动信号来驱动采样开关,以致幅度相位调制失真不是一个问题,幅度调制的影响就是最小的。相位噪声和频率噪声的影响会造成采样过程同样的劣化,只不过相位调制与具有调制信号导数的频率调制相同。(参考文献4。)要注意的是,就高斯噪声来说,导数也是高斯分布的,从而产生几乎相同的结果。




  观察时钟抖动的传统方法是察看其频谱,因为在这种频谱中,大部分的噪声群集在时钟信号附近(图1)。然而,由于存在时钟抖动,频域中的理想脉冲向外一扩展,而大部分能量仍然在所需频率附近。然而,较宽的带宽就包含该频率的大部分能量。由于相位噪声常常扩展到很高的频率,又由于ADC的编码引脚的带宽通常比ADC的采样率大得多,所以这种相位噪声就会对转换器性能产生影响。
  采样在时域内是一个乘法过程,因此在频域内是一个卷积过程。混频器在时域内将两个模拟信号相乘(等价于在频域内对两个信号进行卷积)是很显然的,而采样过程也是一个时域内相乘过程可能就不大显而易见了。



关键词: 采样系统

评论


技术专区

关闭