意法半导体测试65nm硬盘驱动器物理层IP模块

意法半导体宣布公司成功地制造出业内第一个新一代65nm串行接口MIPHY（多接口PHY）物理层接口IP（知识产权）模块。ST设计这款宏单元旨在于将其与其它功能一起集成到支持3 Gbps和6 Gbps的移动和台式计算机串行ATA（SATA）硬盘驱动器(HDD)的低功耗系统芯片(SoC)内。 

通过制造和验证这款65nm接口设计，ST正在为今年下半年系统芯片向65nm技术过渡做准备，以便与客户一起分享低功耗要求和更小的物理尺寸带来的好处。经过验证的IP模块将大幅度压缩新产品的上市时间，减少新的ASIC的开发成本。此外，这个新的宏单元的多标准功能(SATA第1代、第2代和第3代)将有利于设备制造商加快验证针对不同市场的产品设计，创造大规模生产的经济效益，同时通过优化工程资源来降低制造成本。

“ST的战略是保持最先进的技术开发水平，为客户提供最好的解决方案，”ST数据存储产品部总经理Roberto Fantechi表示，“业内第一个65nm MiPHY模块的发布为客户提供了他们所需要的技术：针对增长最快的硬盘驱动市场优化的解决方案。” 

ST拥有一整套经过验证的IP和创新技术相结合的硬盘驱动器知识产权组合，这个第四代MIPHY是其中的一个重要的IP模块。该器件是在90nm PHY技术上的一次巨大的飞跃，裸片尺寸和功耗比上一代IP模块分别减少35%和30%。在均衡电路和收发电路方面，因为架构经过进一步改进，抗抖动性能明显增强，发送抖动现象减弱。这些优势直接指向移动硬盘驱动器PC市场和成本敏感的台式硬盘驱动器PC市场，在这两个市场上，对于系统制造商而言，提供高性能、低功耗的产品是区别于竞争对手的一个重要因素。 

通过与战略合作伙伴密切合作，满足他们特殊的需求，ST开发出一整套65nm IP模块组合，包括这个增强型的MiPHY IP模块和下一代读通道IP模块，并计划在下一代65nm系统芯片内集成这个IP组合中的模块。

物理层的宏单元对来自和发送到驱动器的数据执行高速串行化和解串行化转换功能，并提供一个20位宽的并行接口来连接链路层。在串行ATA应用中，宏单元可以执行主机或设备操作，无需增加外部组件即可直接驱动外部信号。