新闻中心

EEPW首页 > 汽车电子 > 设计应用 > JPEG2000中嵌入式块编码的FPGA设计

JPEG2000中嵌入式块编码的FPGA设计

——
作者:汪 浩 罗伟栋时间:2007-04-18来源:电子技术应用收藏

随着多媒体市场的迅猛发展,百万像素的数码相机、各种功能强大的彩屏手机等数字消费产品逐渐普及。这些多媒体应用均需要处理高质量、高分辨率的大图像,这对存储介质的容量和传输信道的带宽都提出了新要求。图像压缩的国际标准JPEG已不能满足这些新的要求,而且它在低码率时还存在着方块效率。因此,从1997年开始,JPEG委员会就致力于开发新的静态图像压缩标准,并在2000年8月形成了最终经济核草案,在2000年12月使其成为了国标标准。

 

 

相比JPEG有着更大的灵活性,不仅能对原始图像高效地压缩,而且可以对压缩后的数据进行处理。这意味着可以从压缩码流中提取一部分数据来重建低分辨率或低码率的图像,或者是撮图像的感兴趣区域。这样就允许将原始图像压缩为单一的码流以适应不同的传输信道、存储或显示设备,而不必考虑图像的大小、分量多少以及样本的精度。

的一个主要特性就是基于图像质量和分辨率的累进传输,为了支持这种可分级的压缩编码,JPEG2000采用了离散小波变换(DWT)替代JPEG中的离散余弦变换(DCT),并采用了Taubman提出的具有

优化截断点的嵌入式块编码(EBCOT)算法。

JPEG2000编码器的框图如图1所示。

首先将原始图像划分为图像片,通过DWT将图像片分解为不同的分辨率级别,获得多个子带的频域系数,将各个子带划分为码块(典型大小是32



评论


相关推荐

技术专区

关闭