新闻中心

EEPW首页 > 网络与存储 > 设计应用 > 基于IDT82P的E1接口设计与实现

基于IDT82P的E1接口设计与实现

——
作者:Utstarcom 杭州研发中心 赖万玖时间:2007-03-05来源:电子产品世界收藏

摘要: 设计并实现了一种基于IDT82P的高性能、通用E1接口。实验结果表明其E1指标(误码、抖动等)达到理想效果。

关键词: IDT82P;业务模块;PSTN;E1;抖动

引言

在TDM over IP 和V5 VoIP Gateway等PSTN(公共交换电话网)应用中都涉及E1的选型及其接口的设计,IDT82P芯片的软件可编程性能较好,模拟接口较稳定,内部可提供多种时钟跟踪模式。同时芯片内部提供丰富信令功能,可提供CAS信令的提取,提取内容输出方式灵活。CPU通过Bus控制对E1模块进行配置以及实现各种告警的监控和管理。

IDT82P

IDT82P是IDT公司提供的一款8路E1/T1/J1接入,比原来的4路可直接节约1片,从成本和空间上的节约都做到了,此芯片采用双电源3.3V和1.8V供电,功耗0.8W。另外不同于其他一些E1芯片的是它可用内部编程调节阻抗,以满足不同的线路阻抗接入。线路侧支持多种编码, AMI/B8ZS(T1/J1)AMI/HDB3(E1),接收侧灵敏度高,可达-36dB@772Hz-43dB@1024Hz 。线路侧支持多种帧格式(Super Frame, Extended Super Frame)。信令支持格式HDLC和SS7。丰富的告警和性能处理。系统侧可由线路侧经帧处理单独一路送出去,也可4路合成一路送出去。另外在系统侧,可专门提供信令通道。控制接口可支持SPI和Intel/Motorola 多种管理接口。

IDT82P主要接口分为四类:业务接口、MPI接口、时钟接口和调试接口(图1)。

图1   IDT82P2288功能

业务接口分为系统侧和线路侧。线路侧为模拟侧,和E1线路方向的信号对接;系统侧为数字侧,和TSI芯片的HW对接。从PSTN送来的E1/T1模拟信号进入芯片,经过增益调整后,由数据时钟恢复单元恢复出数据,并提取出来线路上的时钟信息后,解码送入成帧器中成帧。如果设置了接收弹存,则成帧后的数据被放入弹存中。接收弹存的大小可以由软件进行设置,最大容量为2帧,也可以将其关闭。在这一过程中,抖动衰减模块消除了模拟线上的部分抖动。同时性能管理模块也会将产生的告警和其他统计信息上报到管理模块中的相应寄存器中。系统侧根据接收侧的帧同步信号以及相应寄存器所设置的TS0偏移位置,从弹存中取出数据,送到接收HW上。发送方向处理过程和接收过程类似。在长线模式下,线路侧接收灵敏度E1/T1模式分别可达-43dB/-36dB;短线模式下可提供-10dB的灵敏度。线路侧可支持三种电平接口,通过软件编程设定。

IDT82P系统侧HW可以支持复用和非复用两种模式。复用模式将4条HW通过字节交错方式,合并到1条8.192MHW总线上。使用复用模式有利于减少板间连线。TS0的位置由系统侧帧同步信号以及接收发送TS0偏移寄存器共同确定。

芯片内部有性能管理模块,可监控信号丢失、帧失步、AIS等多种告警。各种告警门限可以通过软件设定。

IDT82P芯片的抖动特性可以满足ITU、ETSI等组织相关标准对相应参数的要求。

每个E1通道配备3个HDLC控制器,可提供标准的HDLC成帧,也可提供SS7这类非标准信令的成帧。提取出来的信令内容放置在芯片内部的FIFO中,由CPU定时取出。

MPI接口是主控制器对IDT82P进行配置、管理、监控的通道,是一异步、慢速的总线。支持地址锁存以及非锁存两种寻址模式。可方便的和单片机、通用CPU对接。支持SPI和Intel或Motorala两种CPU类型,数据宽度可设为8位[2]。

时钟接口包括线路时钟和本地时钟信号。IDT82P需要外部提供一个2.048M,32ppm以内的时钟,普通晶振即可满足要求。IDT82P可提供丰富的时钟应用模式,作为应用于接入网位置的模块,其线路侧发送端使用系统侧时钟,接收端使用线路恢复时钟。

IDT82P提供标准的JTAG口作为调试使用。提供本地环回、远端环回以及净荷环回三种环回模式。可提供任意时隙的PRBS测试码流插入。调试手段丰富。

基于IDT82P E1 接口设计

本模块选用TDI公司的IDT82P,该芯片每片支持8路E1/T1/J1接口。软件可编程性能较好,其他E1/T1/J1的类型转换可以只通过软件完成设定。E1接口模块使用2片IDT82P,实现16路E1的接入。设计电路如图2所示。

图2  E1接口模块

IDT82P线路侧和外部E1线缆通过专用变压器进行隔离。在变压器靠近线缆侧放置高压防雷保护管,作为一级防护;变压器靠近芯片端放置低压TVS管,作为二级防护。线路侧使用三进制编码,默认码型为HDB3,也可以通过软件设定为AMI码。

系统侧使用复用模式,不同E/T1通道的时隙通过字节交错的方式,复用成8.192Mbit/s HW。系统侧时钟和帧同步信号由FPGA根据系统时钟提供。

信令的HDLC成帧不使用IDT82P内部的HDLC控制器。信令的HDLC成帧以及进一步处理均由CPU完成。
IDT82P的MPI口通过相应配置引脚的上下拉电阻,配置成Motorola 模式,数据宽度为8位,地址线10根。 通过MPI接口,CPU可以对E1模块进行配置,以及各种告警的监控和管理。

2片IDT82P共恢复出来的16路线路接收时钟送到FPGA中,在FPGA中作进一步处理。
本模块采用单电源3.3V和1.8V供电。
JTAG口引到2



评论


相关推荐

技术专区

关闭