EL7564C的双电压FPGA电源解决方案

Xilinx公司的FPGA(现场可编程门阵列)芯片正向高密度化发展，FPGA的内核在提供低成本和高性能的同时还要求低功耗。当今先进的亚微米IC工艺正趋于采用低电压供电,同时这将导致对大电流的不断需求。工程线路板的设计必需满足这类电源供电的需要。

现在FPGA的内核和I/O的电源需要双电源供电。通常来说,I/O部分的供电电压是由设备中其它元器件所决定的,而FPGA的内核则依赖于产品本身的设计,其内核的供电电源分别为2.5V,1.8V或1.5V。电源的跟踪(Tracking)/顺序(Sequencing)的功能可以用来满足这一系列的电压要求。

Elantec公司的Monopower系列DC/DC转换器提供了一套理想的解决方案。EL7564C正是这样一个内部集成有FET管和电流传感的单片同步降压(Buck)的转换器,它具有高达95%的效率和高达300k～500kHz的开关频率和非常少的外围器件。这样,将大大缩小线路板的设计尺寸。

首先,先从Xilinx公司的电源估算表中估算出设计所需的功耗。

其次,计算出EL7564C外围的器件值。

最后是线路布线图和电路板的材料清单(BOM）。

EL7564C 电路接线图(VIN= +5V)如图1所示。它的特点和优点见表1。

我们将DC/DC转换器的指标定为:

*输入电压范围为:VIN= 4.5V～5.5V

* 输出电压:VO=3.3V

* 最大的输出电压纹波:ΔVO =2%

* 输出电流:IO=4A

以下简要地介绍电路元器件的选择:

（1）选择反馈电阻的分压比。 反馈电阻的分压比决定了输出电压值:

如果R1选定为1kΩ，则:

（2）选择转换器的开关频率FS。工作频率很大程度上影响着DC/DC转换器的效率和电感的大小。通常来说, 当开关的频率较低时半导体器件的开关损耗会小,效率增加。然而电感元件的大小是随着频率的增加而减小的。

请参考EL7564C的数据表中的FS随COSC变化的曲线图，选C4=390pF,求得FS= 350kHz。

（3）电感L1。EL7564C采用的是电流控制的方式，内部功率FET管的占空比是由一个求和比较器而产生的。这个比较器将反馈电压与内部参考电压相比较。比较器具有电流传感输入,它决定着功率FET管的工作和关断时间。就理想工作而言,电感的电流纹波应低于0.8A. 这个电流的锯齿波的斜率与VIN, VOUT和L1相关。

如果IL=0.8A, 则:故选择L1=4.7mH。

（4）输出电容C7。输出电压的纹波ΔVO和输出电流的纹波ΔIL决定了C7的值。,则C7 的等效串联电阻(ESR)应小于:

选择C7=330mF(满足ESR 的需求)，使输出电压的纹波ΔVO= 2%。

（5）输入电容C1a。如果所有的交流都由输入电容C1a来控制, 那么它的有效值(RMS)电流则为:

式中

当占空系数D=50%时，IIN可达2A的电流, 因此,必须选择通过2A的电容。然而,另有高频旁路电容可为它分担一些电流, 这样C1a的电流要求值会减小。

选用:C1a=330mF，

? C1b=0.1mF。

（6）其它外部元件

材料清单(表2)给出了其它的外部元件的详细资料。

许多电源IC内部含有低电压和电流等模拟电路,同时又要求能提供大电流的高速输出来驱动大的功率负载。 要将这些功能集成到一个单个芯片内是非常困难的,因为要同时解决低噪声和大功率这一对矛盾。为了减小这对一对矛盾,许多新的电源IC已将“信号地”与“电源地”引脚的连接分离。目地是使大电流,高速的输出噪声自成回路，而不让其干扰特别敏感的低电平的模拟控制部分。

DC/DC转换器的布线对其功能实现尤为重要。信号地(SGND)和电源地(PGND)应当分离,以确保电源地中的较大脉冲电流不会对连接到信号地上的高灵敏度的信号电流造成干扰。它们只能单点接地(通常是在各自的I/O电容的负极相连)。另外,旁路电容C3应当尽可能地靠近IC的2脚和4脚。

芯片的主要散热是通过多个PGND脚接地散热的，与这些接地脚相连的铜箔应尽可能地大。另外，良好而大面积的接地对减小电路的电磁干扰是非常有用的。

Elantec公司的EL7564CDC/DC转换器的内部集成FET电源解决方案,能精确提供3.3V,2.5V, 1.8V和1.5V输出电压,输出电流高达4A。数个EL7564C叠加输出电流可达8A以上。这样便可满足Xilinx的Virtex,Virtex-E和Virtex-Ⅱ系列FPGA产品的电源供电需求。另外,EL7564C可提供低至1.0V的电压输出。■