ispMACH4000Z为便携式产品提供低功耗方案

　　从传统意义上说，由于掌控及手提式电子产品对于低待机功率和低成本有很高的要求，因而限制了PLD器件在这些产品中的应用。莱迪思半导体公司的1.8伏ispMACH4000ZCPLD系列的产品问世，标志着业界最低静态功耗CPLD的产生。ispMACH4032Z是最初的三个跨越从32至128个宏单元的ispMACH4000Z系列中的第一个器件。这些器件的静态电流功耗极低，对于一个32宏单元的器件，最差的情况也只有20微安，恰好满足了低功耗电子产品的需要。新器件系列的静态功耗仅为原先产品的20%，ispMACH4000Z器件不仅具备业界最低的静态功率，其成本也很低廉，非常适合被广泛应用在掌控、手提、和其它电子消费产品中。极大地拓展了可编程逻辑在这些市场上的应用。
　　
　　器件的基本结构
　　
　　ispMACH4000器件由多个GLB所组成，每个GLB有36个输入，16个宏单元。GLB的互联是通过全局布线池(GRP)。输出布线池（ORP）把GLB连接到I/O块。I/O块中含有多个I/O单元。其结构如图1所示。器件中的I/O分成两个区，每个区有不同的供电电压。支持多种标准，使得设计者能在混合电压环境中实现设计。
　　
　　在ispMACH4032中有两个GLB，每个GLB有36个输入。所有GLB的输入来自于全局布线池，所有的GLB输出又返回全局布线池，以便连接到其它GLB的输入。若有反馈信号回到相同的GLB，也必须经过全局布线池。这就保证了GLB互相之间的通信有着恒定的可预知的时延。GLB的输出送至输出布线池，然后把它们送到相关I/O块中的I/O单元。

　　
　　图1：器件中的功能块。
　　
　　GLB由可编程与阵列，逻辑分配器，16个宏单元和一个GLB时钟发生器组成。可编程与阵列有36个输入，83个输出乘积项。来自全局布线池的36个输入用来在与阵列中构成72根线。每根线都可通过线与连至83个输出乘积项中的任意一个。80个逻辑乘积项的每一个都馈入逻辑分配器，余下的三个控制乘积项馈入共享PT时钟和共享PTOE。在送入宏单元之前，共享PT时钟和共享PTOE初始信号可以选择反向。每5个乘积项组成一个乘积项群(producttermcluster)。第一个乘积项群为PT0。GLB中的每个宏单元都有一个乘积项群。图2为通用逻辑块GLB的结构。

　　
　　图2：通用逻辑块GLB。
　　
　　ispMACH4000器件有两个I/O区，每个区都有各自的I/O电压。输入可以支持独立于芯片电源电压或区域电压的各种电压。支持多种标准电压会给设计者带来设计灵活性，以适应当今多种电压环境的设计需要。