PXI模块触发总线接口的CPLD实现

pxi是pci extensiON for inSTrumentation的缩写，是为了将pci总线扩展到测试仪器领域而推出的以pci计算机局部总线为基础的模块仪器结构。pxi相对于cpci系统的一个重要特点是定义了8根触发总线，这可以实现系统中各模块间的同步和通信。

pxi触发总线规范

pxi总线规范(pxi hardware specification)的内容根据强制性的强弱，被分为三个等级，分别是：第一级是定则，第二级是推荐，第三级是容许。根据pxi硬件规范的要求，本触发总线接口的设计实现了规范中所定义的如下定则和推荐。

定则1：上电复位时，pxi_trig[0:7]驱动线及驱动源必须保持为高阻状态，直到由软件配置为输入或者输出。

定则2：pxi_trg[7：0]的i/o缓冲器应当遵循如表1所示的直流(dc)协议。

推荐1：接受或者发送触发信号的模块应该跟系统中别的7个模块互连，任何一个模块都可以作为触发信号的发送或者接受端。

推荐2：在触发应用中，如果一个模块接入某触发总线的子系统中，则它应该跟背板的pxi_star和pxi_trg[0:n-2]管脚相连，这里n是触发总线的数目，第n－1根总线一般用来传输时钟信号。

推荐3：为了避免输入浮置，pxi模块的接口各触发总线输入端可以接一上拉电阻对其进行上拉。

推荐4：触发总线上的电平有可能是中间电平(volvvoh),为了避免电平处于中间电平波动时带来的误触发，触发信号的产生应当由施密特触发器来实现。