新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 论NIOS-II系统中A/D数据采集接口的设计与实现

论NIOS-II系统中A/D数据采集接口的设计与实现

作者:时间:2012-02-24来源:网络收藏
  在FPGA系统中,实现对外部A/D数据采集电路的控制接口逻辑,由于其逻辑功能不是很复杂,因此可采用自定义的方式。采用这种方法进行设计有两种途径。①从软件上去实现。这种方案将NIOS处理器作为一个主控制器,通过编写程序来控制数据转换电路。由于NIOS处理器的工作频率相对于外部设备来说要高出许多,故此种方法会造成CPU资源极大的浪费;②用FPGA 的逻辑资源来实现A/D采集电路的控制逻辑。FPGA有着丰富的逻辑资源和接口资源,在其中实现并行的数据采集很少会受到硬件资源的限制,在功能上,设计的接口控制逻辑相当于一个主控制器,它是针对具体的外部电路而实现的,容易满足要求、又能节约资源,提高系统性能。因此,采用硬件逻辑去实现控制将是一种较好的方式。

  设计方案

  通过对系统需求进行仔细分析,此模块的功能设计可分为数据采集控制逻辑、数据接口、数据处理逻辑三部分,其整体功能框架图如图1。

模块功能框图

图1 模块功能框图

  说明:AVALON总线主要是用于连接片内处理器与外设,以构成可编程单芯片系统。

  功能描述

  • 数据采集控制逻辑:产生A/D转换需要的控制信号。
  • 数据接口:提供一个外部A/D采集的数据流向AVALON总线的数据通道,主要是完成速度匹配,接口时序转换。
  • 数据处理单元:此部分主要是提供一些附加功能,如检测外部信号或内部其它单元的工作状态,进行简单信息处理。

  设计分析

  数据采集控制逻辑

  在此以典型的模数转换芯片C0804为例,进行电路设计,C0804的数据宽度为8位,数据转换时间最快为100ms,转换时钟信号可以由内部施密特电路和外接RC电路构成的震荡器产生,也可以直接由外部输入,其频率范围:100KHz~1460KHz。在本设计中C0804的时钟为最大输入频率,控制信号时序如图2。

ADC0804控制信号时序图

图2 ADC0804控制信号时序图


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭