混合逻辑电平的接口技术

在功耗低、体积小的便携式设备（蜂窝电话、ＰＤＡ、笔记本电脑、数字相机等）的应用需求驱动下，越来越多的半导体器件采用低电压设计技术，很多半导体器件制造厂家纷纷推出３．３Ｖ和２．５Ｖ等一系列超低功耗集成电路。这样使很多低电压逻辑标准得以广泛应用。在新一代的银行终端、教育终端等产品的设计过程中，为了降低成本、保持与终端外设的兼容性，还需要在同一系统中采用许多不同逻辑标准的器件，因此在同一系统中不可避免地存在不同供电电压的模块。如何解决不同的逻辑电平信号间的接口问题，就成了硬件工程师面临的关键技术。本文结合ＴＦＴ彩色液晶网络终端的设计，详细介绍了几种逻辑电平信号的接口特性，并讨论了它们之间的接口技术。

１ＤＣ／ＤＣ电源变换

传统的线性稳压器，如ＬＭ１１７系列都要求输入电压比输出电压高３Ｖ以上，否则不能正常工作，同时传统的线性稳压器转换效率低，发热量大，所以ＬＭ１１７系列已经不能满足低功耗小体积的应用系统的电源设计要求。电池供电的便携式设备，对于电源转换效率和散热要求更高，所以必须寻求其他的解决方案。

ＴＦＴ彩色液晶网络终端主板涉及大量的５．０Ｖ和３．３Ｖ逻辑信号，必须有５．０Ｖ和３．３Ｖ两个供电模块。为了与其它系列终端的外置电源兼容，这里采用国家半导体公司的ＬＭ２５７６从１２Ｖ变换到５Ｖ，再采用ＭＩＣＲＥＬ公司的ＭＩＣ５２０７(或Ｌｉｎｅａｒ公司的ＬＴ１０８６)从５Ｖ变换到３．３Ｖ。

ＬＭ２５７６是基于开关电源技术的低电压输出单片集成电路，内置５２ｋＨｚ的振荡电路，仅仅需要４个外围器件，电源转换效率高达７７％，输出电流最大可达３Ａ，发热量小,电磁辐射小，可靠性高。

面对低电压电源的需求，许多电源芯片公司推出了低压差线性稳压器ＬＤＯ（ＬｏｗＤｒｏｐｏｕｔＲｅｇｕｌａｔｏｒ）。这种电源芯片的压差可以低至０．２Ｖ～１．３Ｖ，可以实现５Ｖ转３．３Ｖ／２．５Ｖ、３．３Ｖ转２．５Ｖ／１．８Ｖ等要求。生产ＬＤＯ的公司很多，如ＡＬＰＨＡ、ＬＴ(ＬｉｎｅａｒＴｅｃｈｎｏｌｏｇｙ)、ＮＩ(Ｎａｔｉｏｎａｌｓｅｍｉｃｏｎｄｕｃｔｏｒ)、ＴＩ等。低压差线性稳压器ＭＩＣ５２０７特别适合手持的电池供电设备，它有一个与ＣＯＭＳ、ＴＴＬ电平兼容的使能控制引脚，便于关断电源降低功耗，其外围电路也特别简单。

２各种逻辑电平信号的电特性

在ＴＦＴ彩色液晶网络终端系统中，中央处理器ＩｎｔｅｌＰＸＡ２５５的Ｉ／Ｏ端口是３．３Ｖ的ＣＭＯＳ结构；ＵＳＢＨｏｓｔ控制器ＳＬ８１１ＨＳ的Ｉ／Ｏ端口是３．３Ｖ的ＣＭＯＳ结构?熏兼容ＴＴＬ电平；超级Ｉ／Ｏ控制器Ｗ８３９７７ＡＴＦ具有５．０ＶＣＭＯＳ和５．０ＶＴＴＬ两种Ｉ／Ｏ端口。它们的电平特性如表１所示。遵守同一逻辑电平标准的不同器件，端口的电特性可能略有不同，即使是同一器件，在不同环境下表现出的电特性也是不同的，所以在设计电路时，一定要具体情况具体分析。

表１中，ＶＯＨ表示输出高电平的最小值；ＶＯＬ表示输出低电平的最大值。表１ＶＩＨ表示输入高电平的最小值；ＶＩＬ表示输入低电平的最大值。表１列出了器件的常见电特性，有些集成电路略有差别。

银行终端需要外接的串口设备多达８个以上，所以解决ＲＳ－２３２Ｃ串口与３．３Ｖ和５．０Ｖ逻辑电平接口也是ＴＦＴ彩色液晶网络终端系统的一项重要技术（实达电脑公司有些终端的串口是ＴＴＬ电平）。

ＲＳ－２３２Ｃ标准是美国ＥＩＡ(电子工业联合会)与ＢＥＬＬ等公司一起开发的、于１９６９年公布的通信协议，全称是ＥＩＡ－ＲＳ－２３２Ｃ。它适于数据传输速率在０～２００００ｂｐｓ的通信。这个标准对串行通信接口的有关问题，如信号线功能、电特性都作了明确规定。由于通信设备厂商都生产与ＲＳ－２３２Ｃ制式兼容的通信设备，因此，它作为一种标准，目前已在微机通信接口中广泛采用。

ＲＳ－２３２Ｃ采用负逻辑，规定＋３Ｖ～＋１５Ｖ任意电压表示逻辑０（或信号有效），－３Ｖ～－１５Ｖ任意电压表示逻辑１（或信号无效）。

目前生产ＴＦＴ液晶显示屏的厂家主要有ＬＧ．ＰＨＩＬＩＰＳ、ＳＡＭＳＵＮＧ、ＳＨＡＲＰ、ＮＥＣ等。这些显示屏，有的是ＴＴＬ电平接口，有的是ＬＶＤＳ接口。使用ＴＴＬ电平接口，其有效距离仅为５０ｃｍ?鸦如果是３．３Ｖ电平，传输距离更短。在终端应用中，一般是显示屏与主机结合为一体，但是也有显示屏远离主机的情况，所以这里简要介绍一下ＬＶＤＳ信号。目前ＬＶＤＳ技术在传输距离上有其局限性，一般应用在２０ｍ以下。

ＬＶＤＳ(ＬｏｗＶｏｌｔａｇｅＤｉｆｆｅｒｅｎｔｉａｌＳｉｇｎａｌｉｎｇ)是一种小振幅差分信号技术，使用非常低的幅度信号（约３５０ｍＶ）通过一对差分ＰＣＢ走线或平衡电缆传输数据。ＬＶＤＳ在两个标准中定义：ＩＥＥＥＰ１５９６．３(１９９６年３月通过)，主要面向ＳＣＩ(ＳｃａｌａｂｌｅＣｏｈｅｒｅｎｔＩｎｔｅｒｆａｃｅ)；ＡＮＳＩ／ＥＩＡ／ＥＩＡ－６４４(１９９５年１１月通过)，主要定义了ＬＶＤＳ的电特性，并建议了６５５Ｍｂｐｓ的最大速率和１．８２３Ｇｂｐｓ的无失真媒质上的理论极限速率。在两个标准中都指定了与物理媒质无关的特性，这意味着只要媒质在指定的噪声边缘和歪斜容忍范围内发送信号到接收器，接口都能正常工作。

图１为ＬＶＤＳ的原理简图，其驱动器由一个恒流源（通常为３．５ｍＡ）驱动一对差分信号线组成。在接收端有一个高的直流输入阻抗（几乎不会消耗电流），所以几乎全部的驱动电流将流经１００Ω的终端电阻在接收器输入端产生约３５０ｍＶ的电压。当驱动状态反转时，流经电阻的电流方向改变，于是在接收端产生一个有效的“０”或“１”逻辑状态。

ＬＶＤＳ技术的恒流源模式低摆幅输出意味着ＬＶＤＳ具有很高的传输速度，能较好地抑制共模信号，并行的差分信号降低了周围的电磁干扰，ＣＭＯＳ工艺保证了较低的静态功耗。另外，由于是低摆幅差分信号技术，其驱动和接收不依赖于供电电压，因此，ＬＶＤＳ能比较容易应用于低电压系统中，如３．３Ｖ甚至２．５Ｖ，保持同样的信号电平和性能。ＬＶＤＳ也易于匹配终端。无论其传输介质是电缆还是ＰＣＢ走线，都必须与终端匹配，以减少不希望的电磁辐射，提供最佳的信号质量。通常，一个尽可能靠近接收输入端的１００Ω终端电阻跨在差分线上即可提供良好的匹配。