伪彩LCD驱动SSD1770的接口设计

将SEP3203接口协议与这两种MPU接口协议相比，可知SEP3203的接口协议属于8080系列MPU接口协议，因此，采用8080接口实现SSD1770与SEP3203的连接。

SEP3203所用的接口引脚是外部存储接口模块（External Memory Interface，简称EMI）中的8位数据总线、输出使能、写使能、地址总线、NAND Flash准备就绪/忙和控制时钟中低电平有效的Reset，EMI的功能即提供对外部存储器的读/写接口。

SEP3203的主要引脚定义如下：

　　nOE：读使能信号，表示当前周期执行读操作。

　　nWE：写使能信号，表示当前周期执行写操作。

　　LCD_nCSF：片选信号。

　　DATA：外部数据总线。

　　ADDR：外部地址总线。

　　SSD1770的主要引脚定义如下。

　　D0-D7：并行接口方式，双向数据总线。

　　RES：复位信号输入，低电平有效。

　　D/C：数据或命令选择引脚，若为1，则数据总线上的信息当做显示数据，若为0，则数据总线上的信息发送到命令寄存器。

　　CS：片选信号输入，低电平有效。

　　RD：与8080CPU接口时，为写信号输入，低电平有效。

　　WR：与8080CPU接，用于写信号（低电平有效）。

与8080系列CPU并行接口，由8位双向数据脚D0-D7、RD、WR、D/C、CS组成，根据8080CPU接口协议，SSD1770的D0-D7、RD、WR、RES、D/C、CS引脚分别与SEP3203的PORTB、nOE、nWE、LCD_RESET、ADDR2、LCD_nCSF引脚相连，如图5所示。

CS信号直接由SEP3203的LCD_nCSF控制。如果CS是低电平且RD为低，则RD输入作为读数据锁存信号；无论是从GDRRAM读显示数据还是从状态寄存器读状态都需要D/C脚的控制，如果CS是低电平且WR为低，则WR输入作为写数据锁存信号，无论是写显示数据到GDDRAM还是将命令写入命令寄存器都需要D/C脚的控制，第一有效数据读之前，需要一次虚拟读。为了不产生错误操作，在SSD1770与SEP3203控制信号之间使用CMOS芯片，由图5可知，控制信号D/C、CS、WR、RD都是单向的，所以使用1片单向的CMOS八位锁存74LS373控制；而D0-D7是双向的，因此采用1片双向的74LS245缓冲，具体电路连接如图5所示。

3 软件设计

3.1 软件系统

LCD的软件驱动程序是在嵌入式操作系统Asix OS上运行的。Asix OS系统是由国家ASIC系统工程技术研究中心开发的一种嵌入式操作系统，具有设计简洁、模块化、易移植、功耗低等特点，它是基于uITRON3.0的TKernel，由设备驱动、内核、文件系统、图形用户接口以及系统级服务5个模块组成，结合LCD的具体运用，设计的Asix OS框架如图6所示。