TPS54350在信号处理系统中的应用

dc/dc转换器tps54350可在信号处理系统中提供多个电压，具有灵活、高效、紧凑等特点。

tps54350是具有内部mosfet的高效dc/dc转换器，连续输出电流为3a时，支持输入电压范围为4.5～20v，可使设计人员直接通过中压总线(而非依赖额外的低电压总线)为dsp、fpga和微处理器供电。

特性和功能

tps54350的输入电压为4.5～20v，输出电压可调低至0.891v，pwm频率固定为250khz、500khz或250～700khz的可调节范围，还具有完善的保护功能。

tps54350的管脚功能如下。

● vin：电压输入引脚，必须旁路接一个低差错秒比率(esr)为10μf的陶瓷电容；

● uvlo ：低电压锁定输出；

● pwrgd：开沟道输出。引脚为低时，表示输出低于期望的输出电压值。pwrgd比较器的输出端有一个内部的上升沿滤波器；

● rt：频率设置引脚。在rt引脚与地(agnd)之间接一个电阻器来设置转换频率。将rt引脚与地连或是悬空，可以来得到一个内部的备选频率；

● sync：双向io同步引脚。当rt引脚悬空或置低时，sync为输出；当它与一个下降沿信号连接时，亦可作为一个输入端口来同步系统时钟；

● ena：使能引脚。低于0.5v时，芯片停止工作；悬空时被使能；

● comp：误差放大器输出；

● vsense：误差放大器转换节点，基准电压值；

● agnd：模拟地，内部与感应模拟地电路连接。与pgnd和powerpad连接；

● pgnd：电源地，与agnd和powerpad连接；

● vbias：内部8.0v偏置电压。引脚要接一个0.1μf的陶瓷电容；

● ph：相位，与外部l-c滤波器连接；

● boot：在boot引脚与ph引脚之间连接一个0.1μf的陶瓷电容。

图1是tps54350的实际应用电路图，图中给出的是其中的一种情况，其输出电压是可变的，通过改变电阻r2的值，来得到期望的输出电压值。图中的输入电压为12v，输出电压为3.3v，其中r2的计算公式为 r2 = r1 x 0.891/(vo - 0.891)，此时的r2阻值为374ω，r1=1kω。

表1中给出当r1=1kω和r1=10kω时的几种输出电压之下的r2的值。本文所设计的系统中，就是运用图1所示的电路来实现的。根据不同的输出电压要求，赋给r2不同的阻值，其阻值的取法可参照表1。另外，对于一个设计者来说，在设计电路时要考虑到以下几个因素，见表2。本系统中的r1阻值为1kω。

在信号处理系统中的应用

本信号处理系统采用的是adi公司的adsp ts101s芯片所组成的多片某仿真雷达信号处理系统，系统主要由五片dsp、一片cpld和七片tps54350组成。在以往使用max1951的经验基础上，经过多方面的设计考虑，系统采用了tps54350芯片。从表1可以看出，tps54350可以输出3.3v和1.2v的电压。系统中的dsp采用的是240mhz的时钟，每个指令周期约为4.17ns。根据adsp ts101s的操作条件可知，当温度为25℃，时钟cclk为250mhz时，典型情况下的vdd(1.25v)供电电流的典型值为1.2a，vdd_io的供电电流小于137ma。tps54350的额定输出电压为3a，所以此系统的设计是合理的。

tigersharc dsp有三个电源，其中数字3.3v(vdd_io)为i/o供电；数字1.2v(vdd)为dsp内核供电；模拟1.2v(v)为内部锁相环和倍频电路供电。系统将主机送来的5v经过tps54350得到3.3v和1.2v的电压。各片dsp的数字1.2v(vdd_a)电源各由一片tps54350供给。五片dsp内部模块1.2v(vdd_a)由同一dsp芯片的vdd(+1.2v)经滤波网络后解决。五片dsp的i/o 3.3v电源直接由主机送来的5v经过tps54350得到的3.3v统一供给，同时也提供cpld(ep1k30)的vcc_io(+3.3v)的电压。其中cpld的vcc_int(+2.5v)利用tps54350输出的+2.5v的电压来供电。本文给出了系统的供电框图，如图2所示。图3中给出了单片dsp的内核供电框图及外围电路配置。

tps54350采用的是小型16引脚htssop封装。根据以往的经验，建议设计者在设计pcb时，最好给trs54350加上散热片，电源线尽量粗。在tps54350的前后均加上了滤波网络，尽量保证得到比较合适的电压。

系统中的ep1k30产生上电复位波形和时序控制。由于ep1k30需要一个配置芯片，而且它和dsp存在一个上电先后的问题。也就是说，在上电后，如果cpld芯片完成配置文件的读入时，dsp仍未上电稳定，则应充分延长tstart_io的低电平时间，以避免dsp上电未稳定而cpld上电波形已结束。因此，应保证dsp上电稳定先于cpld芯片配置文件的读入，此问题在系统设计时应予以充分重视，否则dsp将无法正常工作。tigersharc dsp要求数字3.3v和1.2v应同时上电。若无法严格同步，则应保证内核电源1.2v先上电，i/o电源3.3v后上电。本系统在数字3.3v输入端并联了一个大电容，而在数字1.2v输入端并联了一个小电容，其目的就是为了保证3.3v充电时间大于1.2v充电时间，以便很好地解决电源供电先后的问题。