电路老化不均匀成为 IC 设计师面对的大问题

工程团队寻找新的方法来提高可靠性并确保芯片在其预期寿命内的功能性，电路老化成为一个首要的设计挑战。

在数据中心和汽车中，对可靠性的需求是显而易见的，芯片故障可能导致停机或损伤。它在移动和消费电子产品中也越来越重要，这些电子产品正被用于家庭健康监测或导航等应用，并且设备的成本一直在上升。但是，老化也需要在代工厂的变化模型、以不同方式对各种组件施加压力的不同用例、不同的功率和热曲线的背景下进行评估，所有这些都使得准确预测芯片在一段时间内的状态变得更加困难。

Cadence 数字与签核集团研发副总裁 Sharad Mehrotra 说：「代工厂首先提供 SPICE 模型。作为一个行业，我们会弄清楚如何进行库表征，并努力将其整合到静态时序分析方法中。这体现在实施中，这些工具也认识到可变性效应，因此可以对器件尺寸、Vt（阈值电压）等做出正确的选择，以在给定可变性约束的情况下实现 PPA。随着设备老化成为首要问题，类似的事情正在发生，尤其是汽车和 HPC 等应用。这些芯片在数据中心环境中承受着巨大的压力，因此，数据中心提供商必须能够预测这些芯片在一段时间内的性能，而不仅仅是在刚出厂时。」

可靠性和 PPA 的相互依赖性。来源：Cadence/Arm/Arm DevSummit

这些问题在最先进的节点和复杂的异构封装中尤为明显。西门子数字工业软件公司 Tessent 集团产品营销总监 Lee Harrison 说：「随着我们加大设备的力度，我们正试图从设计中严格限制计算能力，在温度和电压方面也面临着各种挑战。这是一个由来已久的问题，即无论何时设计芯片，都会遇到时间差的问题。从一开始就没有太多的懈怠，因此我们一直在推动技术的发展，努力让事情尽快进行。」

最大化性能会加速老化，从而降低可靠性，如何平衡二者是一个挑战。Fraunhofer IIS 自适应系统工程部的集团经理 André Lange 指出：「关于 IC 老化有不同的观点。首先，技术人员想知道微观层面发生了什么，他们希望从有关如何减少设备老化的信息中得出结论，即如何使设备更可靠。然而，在某个时间点，将没有什么可以进一步改进的。这是第二阶段的开始，了解仍需处理的不确定性和老化问题。这通常在技术认证期间进行调查。」

例如，AEC-Q100 要求代工厂研究热载流子注入、偏置温度不稳定或时间依赖性介电击穿的影响。Lange 说：「设计师必须处理这种老化和退化。我们看到，代工厂继续在其 PDK 中添加精度更高的可靠性模型，使设计人员能够根据其应用的要求研究其设计的可靠性。虽然 IC 的可靠性多年来一直是汽车领域的一个重要话题，但它在其他细分市场（如工业、医疗甚至消费领域）的重要性正与日俱增。设计师越来越关注老化的影响。然而，仍有挑战需要解决，包括模型的验证工作可用性、任务配置文件的定义以及为验证设置合理的压力条件。」

一种解决方案是增加更多的定时延迟，以尽量减少电路老化对时序的影响。Mixel 首席执行官 Ashraf Takla 说：「通过使用老化感知的静态时序分析流程，可以添加额外的降额因子。」汽车等高温和长寿命应用以及人工智能等高速应用会加速老化效应，这使得仿真变得至关重要。Takla 表示：「需要内置更多的利润，以应对随着老化而导致的性能恶化。安全操作区域（SOA）验证也是强制性的，以确保所有设备都在技术允许的最大限制内运行。在某些情况下，金属老化是一个问题，还需要进行广泛的 EM 验证。」

不同的用例

设备老化的速度通常取决于不同的使用模式。大量使用通常会加速老化，但预测异构设备的使用方式并不总是显而易见的。Ansys 的产品营销总监 Marc Swinnen 表示：「电路切换得越多，老化的时间就越长，这给时间安排带来了挑战。电路的一部分可能比另一部分老化得更快，因为它使用地更多。现今的方法通常会全面考虑老化问题，就像整个芯片老化和所有东西一样老化，但这不是现实。各部分的老化不相同，这是一件很难融入流程的事情。」

这也会影响热梯度。需要计算局部温度，以及芯片或封装范围的温度和焦耳自热，当电流在特定导线上引起局部加热时，就会发生焦耳自热。Swinnen 解释说：「它们会比周围的电路温度高很多，热量会散发出来。这是另一个方法论问题。老化晶体管的模型已经存在，而且已经建立得很好了，代工厂做到了这一点，但这本质上不是问题所在。问题在于如何将这些老化信息应用于 2 亿个实例的设计，尤其是在存在差异老化的情况下。」

从物理学的角度来看，过热、过度活动和更高的电压往往会加速老化，但并不相同。例如，偏置温度不稳定和热载流子注入会随着时间的推移而发生，但速度很慢，而电迁移似乎在加速。诀窍是能够检测到这些问题并在正确的时间进行调整。

Synopsys 的杰出架构师 Adam Cron 表示：「为了检测它们，可以使用过程监视器。我们有温度传感器来跟踪设计内部的情况。路径裕量监视器可以分散在周围，特别是在活动区域，如果我们知道该区域在哪里，就可以找到问题，然后随着时间的推移调整 Vmin 以处理差异或更改频率，或类似的事情，以处理老化和延迟。最后，可以周期性地使用逻辑 BiST 来捕捉诸如短路和开路之类的问题。」

解决老化问题

老化具有物理和电学两个方面。西门子定制 IC 验证部门的首席产品经理 Pradeep Thiagarajan 说：「例如，电压阈值正在发生变化，源漏通道开始崩溃。还有许多其他现象以不同的方式影响不同的设备，但基本上三个主要影响很突出——HCI、NBTI（负偏压温度不稳定性）和 PBTI（正偏压温度不稳定性）。」

大型代工厂已经意识到了这些影响，并已采取措施应对这些影响。Cadence 的 Mehrota 说：「许多代工厂现在都支持相当精确的设备老化模型，这就是设备在特定温度和特定电压下受到压力时如何随着时间的推移而退化。这些设备模型可以在 SPICE 中进行可靠性仿真。如果相同的事件链发生，可以使用库表征，并将静态时序分析 (STA) 方法结合在一起。一旦我们知道如何用它来做 STA，那么我们就可以在实施工具、ECO、后路由等中进一步优化它。」

老化现象 来源：Cadence/Arm/Arm DevSummit

其中一些是通过标准化的老化模型处理的，该模型考虑了 HCI、BTI 和 PBTI 以及其他老化效应。西门子的 Thiagarajan 说：「如果没有这一点，所有代工厂和 IDM 都必须严重依赖他们自己开发的老化模型。此外，EDA 供应商提供不同的专有老化解决方案。代工厂需要支持所有这些多种解决方案以满足客户需求，并且由于缺乏通用的行业接口解决方案，他们需要支持各种模型接口以将老化模型集成到电路模拟器中。EDA 供应商还需要为每个代工厂支持他们自己的独特接口，因此，存在一种非标准方法，这增加了供应商和最终用户的复杂性和支持成本。这确实满足了对行业标准老化平台的需求，该平台支持老化建模、老化模拟和分析，以支持任何退化机制。这导致了 OMI（开放模型接口）。」

OMI 始于 2013 年 Si2 紧凑型模型联盟（CMC）的一项调查。OMI 的第一个版本在五年后发布，基于台积电的 TMI 接口，该接口为用户提供了定制 CMC 标准模型以适应其自身应用程序的灵活性但不涉及 CMC 标准型号的实际本机实现。最初的目标是让代工厂、IDM 和 EDA 供应商能够支持单一的通用标准接口。

事情并没有按计划进行。每个代工厂都有不同的方法，对于不同的模型表达方式没有单一的标准。Mehrotra 说：「除了 OMI，TMI 和 URI 是当今使用的其他类型的模型。重要的是模拟器可以使用所有这些模型进行可靠性模拟。这部分方法已经非常准确，并且根据代工厂拥有的硅数据进行了很好的校准。因此，铸造部分相当完善。而不太成熟的是使用这些铸造模型的方法。」

在 SPICE 仿真中，这很简单。Mehrota 说：「把一定的压力条件、温度、工作周期、电压放在一起。这些是 NBTI 或 BTI 老化的四个参数。你做一个模拟说，在这些压力条件下，这就是设备老化的情况。棘手的是，设备在整个运行生命周期中并不是均匀老化的，所以可能会在它的一部分上以一定的电压和温度对其施加压力，然后恢复并执行不同的操作特性。一次模拟不会给出完美的答案。挑战在于处理设备的可变任务配置文件。」

Ansys 的 Swinnen 补充说，传统的方法是为零日、1 年、5 年和 10 年创建库来建立时序。「这样就可以计算电路在其生命中不同年龄段的时间，但前提是所有部分的年龄都是一样的。你需要输入每个块的预期活动，比如传输块始终处于活动状态，但其他一些异常块很少被激活，所以它不会老化太多。这意味着两个块之间的任何路径的源晶体管比其接收晶体管老化得多，因此设置和保持开始变得棘手。需要一种方法来捕获每个块或每个区域的活动，然后将正确的库分配给这些元素，然后使用每个块的不同时序特征集对其进行计时。」

原则上这是可行的。Swinnen 表示：「只是在实践中，流量不一定到位。这取决于你想为此付出多少努力来获得可用的老化流程。在哪里捕捉这种老化活动？温度也涉及其中。你需要知道这个区块的平均温度与那个区块的平均温度，这是你需要做的一个完整的热分析。原则上是可以解决的，只是很复杂，而且必须将大量数据集中到同一个地方并按时处理，这就是问题所在。」

此外，西门子的 Thiagarajan 表示，第一步是在没有电压或温度影响的任何压力的情况下进行新的模拟。「由此，可以从瞬态分析中获得基线。第二步是对其施加压力，例如特定应用所需的极端温度和电压条件。一旦运行，就可以根据使用的老化模型查看设备的老化情况，并且可以从该分析中推断出老化时间并将其反馈回来。第三步是在提前年龄值下运行实际模拟，以查看信号分布在正确时间、下降时间、振幅或时钟或 DC 信号上的任何偏差的预期退化。作为其中的一部分，还必须考虑器件的自热方面，因为每个 MOS 器件都可能存在局部发热。然后，需要评估温度变化将如何影响老化。」

未来

尽管仍在不断发展，但如今大多数部分已经到位，以满足人们对成熟流程节点的理解。但是，在未来的节点以及高级封装的异构设计中，仍有许多工作要做。Thiagarajan 说：「即使是一些经过生产测试和理解的高级 finFET 工艺节点，其部件也在那里。然而，对于我们现在正在研究的较新的高级节点，当接近 3nm 和 2nm 时，它们确实以更小的通道长度突破了物理的边界，这些节点需要另一组创新来正确地模拟老化，然后找到增加这些设备寿命的方法。」但随着更多的定制、更多的选项和功能，这是否会有所改善或变得更困难还有待观察。至少就目前而言，EDA 公司正在认真研究芯片生命周期中需要什么。挑战将是扩大规模，到目前为止，没有人谈论如何做到这一点。