新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 如何避免“高压脉冲”

如何避免“高压脉冲”

作者:时间:2018-09-13来源:网络收藏

时,很多工程师不会忘记添加各种各样的,尤其在特别脆弱的I/O口。或许你以前没有关注到“”,今天这里给大家支招:如何避免电路设计这些坑。

本文引用地址:http://www.eepw.com.cn/article/201809/389073.htm

在产品设计过程中,我们往往更关注产品的外观、功能、性能,而对一些细节没有给予足够的重视。很多时候,给产品造成重大问题的正是这些看似不起眼的细节问题。

就如我们在设计P800isp的电源电路时,重点关注了电压幅值、纹波、负载调整率等硬性指标,而上电瞬间的情况被我们忽视了。当我们用P800isp对客户提供的目标板上的芯片进行编程调试时,发现一个奇怪的现象:

当编程器上电稳定后再接上目标板时,就可以对目标芯片进行擦除、编程、校验;

当接上目标板后再给编程器上电时,对目标芯片的任何操作都会失败;

当接上目标板后再给编程器上电后,这个目标板后面不管是先上电再接线还是先接线再上电,都会编程失败。

同事以身试险,用手去触摸编程失败的芯片,被烫得手指都起了泡。用万用表测量发现编程失败的芯片电源脚和地已经短路了。测量编程电源的电压正常。因此我们根据经验推测很有可能是编程器上电时编程电源有异常高压输出将目标芯片击穿。用示波器捕获编程器上电瞬间编程电源Vout的波形证实了我们的猜想。

如图1所示,编程器上电瞬间,编程电源Vout有高达20.4V、持续时间长达150ms的脉冲输出到目标芯片。供电电源才3.3V的目标芯片显然无法承受这样的

图1 上电瞬间Vout的异常输出

从图2的Vout电源电路的示意图看出Vout是由Vout_EN控制的,低电平使能Vout输出。Vout_EN上拉到3.3V高电平,上电瞬间默认应该禁能Vout输出的,怎么还会有这个输出呢?

图2 Vout电源电路示意图

从图1可以发现,Vout输出20.4V并持续近30ms后,Vout_EN才上拉到高电平禁能Vout输出,此后Vout才逐渐降低到0V。为什么Vout_EN要比Vout滞后30ms才有效,而不是一上电就有效呢?

我们看下图3,3.3V是由24V转换成5V再转换而成的,因而3.3V的产生需要一定时间,相应的Vout_EN也需要一定时间才能有效。正是由于这个时间差,Vout才可以输出20.4V的高压脉冲。

图3 3.3V电源示意图

要解决使能信号滞后的问题,最好的解决方案就是用输入电源Vin作为使能电平。当输入电源上电时,就能直接禁能Vout的输出。在Vout_EN和Vin使能电平之间加入电平转换电路,使3.3V电平的Vout_EN可以在程序运行后正常控制Vout的输出。经过改进后,上电瞬间的高压脉冲被完美的消除了。

图4 改进后的Vout电源电路

所以在产品的设计过程中,容不得半点疏忽,具有匠心精神,才能打造出精品。



推荐阅读

评论

技术专区

关闭