新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 硬件工程师谈高速PCB信号走线规则TOP9

硬件工程师谈高速PCB信号走线规则TOP9

作者:时间:2017-08-17来源:网络

  规则一:高速信号走线屏蔽规则

本文引用地址:http://www.eepw.com.cn/article/201708/363128.htm

  在高速的设计中,时钟等关键的高速信号线,走线需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都会造成EMI的泄漏。建议屏蔽线,每1000mil,打孔接地。

  图1 高速信号线

  规则二:高速信号的走线闭环规则

  由于板的密度越来越高,很多 LAYOUT工程师在走线的过程中,很容易出现一种失误,即时钟信号等高速信号网络,在多层的PCB走线的时候产生了闭环的结果,这样的闭环结果将产生环形天线,增加EMI的辐射强度。

  图2 闭环规则

  规则三:高速信号的走线开环规则

  规则二提到高速信号的闭环会造成EMI辐射,然而开环同样会造成EMI辐射。

  时钟信号等高速信号网络,在多层的PCB走线的时候一旦产生了开环的结果,将产生线形天线,增加EMI的辐射强度。

  图3 开环规则

  规则四:高速信号的特性阻抗连续规则

  高速信号,在层与层之间切换的时候必须保证特性阻抗的连续,否则会增加EMI的辐射。也就是说,同层的布线的宽度必须连续,不同层的走线阻抗必须连续。

  图4 特性阻抗连续规则

  规则五:高速PCB设计的布线方向规则

  相邻两层间的走线必须遵循垂直走线的原则,否则会造成线间的串扰,增加EMI辐射。

  简而言之,相邻的布线层遵循横平竖垂的布线方向,垂直的布线可以抑制线间的串扰。

  图5 布线方向

  规则六:高速PCB设计中的拓扑结构规则

  在高速PCB设计中,线路板特性阻抗的控制和多负载情况下的拓扑结构的设计,直接决定着产品的成功还是失败。

  图示为菊花链式拓扑结构,一般用于几Mhz的情况下为益。高速PCB设计中建议使用后端的星形对称结构。

  图6 拓扑结构

  规则七:走线长度的谐振规则

  检查信号线的长度和信号的频率是否构成谐振,即当布线长度为信号波长1/4的时候的整数倍时,此布线将产生谐振,而谐振就会辐射电磁波,产生干扰。

  图7 谐振规则

  规则八:回流路径规则

  所有的高速信号必须有良好的回流路径。尽可能地保证时钟等高速信号的回流路径最小。否则会极大的增加辐射,并且辐射的大小和信号路径和回流路径所包围的面积成正比。

  图8 回流路径

  规则九:器件的退耦电容摆放规则

  退耦电容的摆放的位置非常的重要。摆放不合理根本起不到退耦的效果。其原则是:靠近电源的管脚,并且电容的电源走线和地线所包围的面积最小。

  图9 退耦电容



关键词: PCB 硬件工程师

评论

技术专区

关闭