超高频RFID标签芯片基带处理器的低功耗设计

作者：时间：2017-06-05来源：网络收藏

射频识别技术已被应用到许多领域，如护照、交通运输、产品追踪、汽车以及动物识别等[1]。主要组成部分有: 电子标签、RFID阅读器和后端处理系统。RFID电子标签由一个微小的标签芯片和天线构成[2]，标签芯片由模拟前端、EEPROM和数字基带部分三部分组成。模拟前端电路除了具有收发RF信号功能外，还负责给整个芯片提供电源、时钟和复位信号；EEPROM用于存储标签的唯一识别代码和用户数据信息；数字基带部分负责完成通信协议的处理、抗冲突控制、安全认证、CRC校验和收发控制等工作，占整个标签芯片的成本和功耗的主要部分[3]。

由于RFID标签芯片及其控制器要求具有低成本、低功耗的特性[4]，因此本文提出一种符合ISO18000-6B协议，并满足低成本、低功耗要求的高频RFID标签芯片数字基带处理器的设计。

1 数字系统结构图

根据ISO18000-6B协议，从阅读器到应答器的数据传送通过对载波的幅度调制（ASK）完成，数据编码为通过生成脉冲创建的曼彻斯特码编码，速率为40 kb/s；标签返回给阅读器的数据通过FM0编码调制后发送至模拟前端，经由天线发送至阅读器。

所设计的数字系统结构图如图1所示，主要完成以下功能：(1)对前向链路解调输出信号进行曼彻斯特码解码，给出解码输出时钟，解析出再同步信号；(2)对解码出的数据进行CRC 校验, 确认数据传输和标签解调的正确性,并且同时对解码输出数据进行串并转换，以及解析出正确的命令；(3)根据ISO18000-6B协议的全部功能要求对接收的指令进行正确处理；(4)根据协议的要求对存储器进行正确读写操作；(5)对处理完毕的数据进行组织，生成CRC校验码；(6)对回送数据进行FMO编码，回送给射频模拟前端进行调制。

本文引用地址：http://www.eepw.com.cn/article/201706/349236.htm

在设计中，有限状态机的设计是数字部分设计的核心，其功能是协调模块之间数据与信号交互、处理接收到的指令及其相应的数据、转换自身状态、执行对碰撞计数器和静默计数器的操作、执行对存储器的读写存储操作、规定反向散射标签的64位UID以及MTP存储器内容，并和外围模块电路一起构成防碰撞电路，实现防碰撞算法。

2 低功耗设计

电路中耗散的能量可以分为静态功耗和动态功耗。形成静态功耗的主要原因是晶体管中从源极到漏极的亚阈值泄漏，就是指阈值电压的降低阻止了栅的关闭。动态功耗分为开关功耗和内部功耗。开关功耗是由于器件输出端的负载电容的充放电引起的。负载电容包括了门和线的电容。内部功耗指在器件内部耗散的能量，主要由瞬时短路所引起。

数字部分实现低功耗，可以从系统级和RTL代码级两方面考虑。本设计中采取降低功耗的有效措施包括：降低电源电压，降低时钟频率，门控时钟技术，组织模块的设计方法。

2.1 同步化不同时钟的设计方案

当系统中有两个或两个以上不同时钟时，数据的建立和保持时间很难得到保证，会面临复杂的时间问题。最好的方法是将不同的时钟同步化，由于标签数字基带电路中的编码器设计中需要编码输入时钟160 kHz和编码输出时钟320 kHz，所以不同的触发器使用不同的时钟。为了系统稳定，用系统时钟1.28 MHz将160 kHz和320 kHz时钟同步化，如图2所示。1.28 MHz的高频时钟将作为系统时钟，输入到所有触发器的时钟端。160 MHz _EN和320 MHz_EN将控制所有触发器的使能端。即原来接160 MHz时钟的触发器，接1.28 MHz时钟，同时160 MHz_EN将控制该触发器使能，原接320 MHz时钟的触发器，也接1.28 MHz时钟，同时320 MHz_EN将控制该触发器使能。这样就可以满足编码器的时钟同步要求。

图2为同步化不同时钟的电路设计方案。

2.2 降低电源电压

动态功耗和电源电压的平方成正比，故降低电源电压是减少功耗的有效办法，但是降低供电电压，会带来很多副作用：首先，降低供电电压，会导致速度下降，减小电容充放电的电流或负载驱动电流；其次，会导致较低的输出功率或较低的信号幅度，从而产生噪声和信号衰减的问题。研究表明：降低阀值电压，可以使得动态功耗减少，但会增大静态功耗。考虑到数字控制部分和存储器的功能，Vdd=1 V是达到较小的动态和静态功耗的一个很好的折中电压。

设计中采用的是台积电提供的0.18 μm数字标准单元，标准工作电压为0.9 V～1.1 V。而EEPROM工作电压为0.9 V～1.2 V@读数据/1.8 V@写数据，所以进行写操作时需要用到电平转换将1.0 V转换到1.8 V的电压，以便进行数据的交互。

2.3 门控时钟的设计

为了降低芯片的功耗，设计中使用了门控时钟：用使能信号控制寄存器的时钟端，当使能信号有效时时钟翻转，否则时钟保持在固定电平。因此时钟使能可以将电路中的部分电路处于空闲状态，阻止寄存器内部翻转和寄存器之间组合逻辑开关动作，以达到节省功耗的目的。图3所示为门控时钟的设计方案。

表1给出利用综合工具Design Compiler对当前设计进行综合后的功耗和面积报告。可以看出，本设计使用门控时钟后，总的动态功耗降低了很多，并且在降低功耗的同时，面积也有了一定的减小。

2.4 组织模块设计方法

由于在设计中并不是所有的模块都同时工作，而是在某一个状态下，只开启一个或几个模块，其他模块处于关闭状态，所以如果有效组织模块的开关，将会减少寄存器的开关翻转动作。设计中利用有限状态机根据不同的指令和状态转换开启不同的模块来完成数据的处理要求和存储操作：当接收前向数据时，开启编码器、CRC计算/校验、和串并转换；当处理数据时，开启模块有限状态控制机、EEPROM控制模块、静默计数器、随机数产生器；当返回数据时，开启模块有限状态控制机、EEPROM控制模块、数据输出控制端、编码器其他模块关闭。由于每个模块在某个状态下才开启，其他状态下关闭，故减少了不必要的开关动作，从而有效降低了功耗。

3 芯片测试

首先采用FPGA完成芯片的功能验证，以FPGA的可编程逻辑阵列为基本单元，实现ISO18000-6B的数字基带功能的硬件仿真验证。然后使用ASIC芯片设计EDA工具将RTL顶层描述映射为基于TSMC提供的目标工艺库的基本数字单元的物理电路，并生成CAD版图且提交给TSMC半导体工厂制作出来。

进行芯片测试时，利用先施阅读器产生RFID各种命令信号，经解调后输入到待测试芯片的数据输入端。芯片在电源、时钟源信号、复位信号的共同激励下进入正常工作状态并对输入命令数据进行响应，将数据输出到调制电路，然后反射回阅读器。阅读器根据接收到的信号决定下一步操作。在阅读器和待测芯片的交互过程中，可用逻辑分析仪观察中间过程。图4为先施阅读器对测试芯片发送read命令时，用逻辑分析仪捕捉的内部信号，其中信号data_in为解调器解调出的前向链路数据，信号data_out为芯片的返回数据。