新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 基于PCD656的高速PCI总线接口的设计与实现

基于PCD656的高速PCI总线接口的设计与实现

作者:时间:2011-03-22来源:网络收藏

现代雷达信号处理具有数据量大、实时性高等特点,而传输的效率决定了系统的性能,目前普遍使用标准化的技术,以便升级更新。为加快产品开发和降低设计难度,一般有两种解决方法:采用通用的芯片或IP核。目前常用的芯片如054、052等虽然性能稳定、使用方便,但它们只适用33 MHz、32位接口,受时序设计和应用程序效率等影响,总线传输速度约稳定在70 MB·s-1;使用IP核虽可以兼容66 Hz、64位总线且节省板卡面积,但其价格昂贵不利于高校及中小企业推广使用。而PCI9适用于66 MHz、64位的PCI总线,因此逐渐成为总线开发的主流元器件,使得总线传输速度达到了150 MB·s-1甚至更高。

本文引用地址:http://www.eepw.com.cn/article/191292.htm

  本文利用高效PCI芯片和FPGA设计了一款64位总线传输接口电路,传输速度达到212 MB·s-1,较以往总线传输速度有了较大地提高,满足了目前高速数据传输系统的要求。

  1 PCI总线接口架构

  本系统主要由PCI9和FPGA构成,系统框图如图1所示。当主机发起读写操作时PCI9需要响应其操作,并将相应命令发送到FPGA进行处理,FPGA进行处理后将数据和命令通过PCI9656回传给主机。PCI9656与主机之间的通信需要相应的设备驱动程序支持,而FPGA响应主机命令则需要配置相应的局部时序。因此,本设计主要的工作为设备驱动程序的开发和FPGA局部时序的设计。

总体传输系统框图

图1 总体传输系统框图

  2 PCI9656性能概述

  PCI9656是PLX公司推出的一款兼容32位和64位PCI总线标准的桥接芯片,采用PLX数据流水线结构(Data Pipe Architecture),内部配有DMA控制器、可编程主模式传输及从模式传输;内部有PCI优先判决器,可以支持外部7个外部主控器;可由本地中断信号LINTi和LINTo生成一个PCI中断信号INTA;本地时钟独立于PCI时钟工作;支持位宽为8位、16位和32位的66,MHz本地总线。PCI9656寄存器与PCI9054寄存器兼容,可容易地进行基于32位PCI总线与基于64位PCI总线的软件移植。

  PCI 9656具有6条独立的数据通道,分别支持Direct Master、Direct Slave以及DMA功能模式下的数据传输。

  (1)Direct Master模式。用于局部总线到PCI(CompactPCI)的数据传输,主控设备在局部总线端。16 QWord(128 Byte)和32 QWords(256Byte)的FIFO各应用于数据的读、写通道。

  (2)Direct Slave模式。用于PCI(CompactPCI)到局部总线的数据传输,主控设备在PCI端。16QWords(128 Byte)和32 QWords(256 Byte)的FIFO各应用于数据的读、写通道。

  (3)DMA模式。DMA传输时PCI9656同时是PCI和局部总线的主控设备,PCI 9656有两条DMA通道(Channel 0、Channel 1),每条通道都由一DMA控制器和32 QWords(256 Byte)双向FIFO组成。其DMA方式有常规的块模式(Block Mode)、集散模式(Scatter/Gather Mode)和命令模式(Demand Mode)。

  在局部总线端,根据不同的处理器PCI9656有3种工作模式。

  (1)M模式。支持Motorola 32 bit的处理器,提供了可与MPC850/860 PowerQUICC直接相连的接口。

  (2)C模式。适合大多数处理器的通用模式,比如常用的FPGA,在本设计中采用此模式。

  (3)J模式。与C模式类似,但其地址线与数据线复用。


上一页 1 2 3 下一页

关键词: PCD 656 PCI 总线

评论


相关推荐

技术专区

关闭