新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 高di/dt负载瞬态的电源及其分配系统设计

高di/dt负载瞬态的电源及其分配系统设计

作者:时间:2012-04-26来源:网络收藏

就许多中央处理器(CPU)而言,规范要求必须能够提供大而快速的充电输出电流,特别是当处理器变换工作模式的时候。例如,在1V的系统中,100A/uS可能会要求将电压稳定在3%以内。解决这一问题的关键就是要认识到这不仅仅是的问题,电源分配系统也是一个重要因素,而且在一款解决方案中我们是很难将这二者严格地划清界限。

本文引用地址:http://www.eepw.com.cn/article/186521.htm

这些高/要求的意义就在于电压源必须具有非常低的电感。重新整理下面的公式并求解得到允许的电源电感:

在快速负载电流瞬态通道中电感仅为0.3nH。为了便于比较,我们来看一个四层电路板上的0.1英寸(0.25cm)宽电路板线迹所具有的电感大约为0.7nH/英寸(0.3nH/cm)。IC封装中接合线的典型电感在1nH范围内,印刷电路板的过孔电感在0.2nH范围内。

此外,还有一个与旁路电容有关的串联电感,如图1所示。顶部的曲线是贴装在四层电路板上的一个22uF、X5R、16V、1210陶瓷电容的阻抗。正如我们所期望的那样(100kHz以下),阻抗随着频率的增加而下降。然而,在800kHz时有一个串联电感,此时电容会变得有电感性。该电感(其可以从电容值和谐振频率计算得出)为1.7nH,其大大高于我们0.3nH的目标值。幸运的是,您可以使用并联电容以降低有效的ESL。图1底部的曲线为两个并联电容的阻抗。有趣的是谐振变得稍微低了一些,这表明有效电感并不是绝对的一半。基于谐振频率,就两个并联的电容而言,新电感则为1.0nH或ESL下降40%,而非下降50%。这一结果可以归结为两个原因:互连电感和两个电容之间的互感。

图1并联电容阻抗寄生现象衰减效果

电流通道的环路尺寸在一定程度上决定了连接组件中的寄生电感,组件尺寸决定了环路的面积。尺寸与电感相关系数如表1所示,其显示了各种尺寸陶瓷表面贴装电容的电容电感。一般来说,体积越大的电容具有更大的电感。该表不包括电路板上贴装电容的电感,在我们以前的测量中该电感由1nH增加到了1.7nH。另一个有趣的问题是端接的位置对电感有很大的影响。0805电容在电容的较短一侧有端接而0508电容则在较长的一侧有端接。这几乎将电流通道分为了两半,从而大降低了电感。这种变化了的结构将电感降低了四分之一。

表1陶瓷SMT电容尺寸会影响寄生电感

尺寸

ESL(nH)

0603

0.6

0805

0.8

0508

0.2

1206

1.0

0612

0.2

1210

1.0

总之,高/负载需要仔细考虑旁路问题以保持电源动态稳压。表面贴装电容需要非常靠近负载以最小化其互连电感。电容具有可能避免大量去耦的寄生电感。降低这一寄生电感的并联电容是有效的,但互连和互感减弱了这一效果。使用具有更短电流通道的电容也是有效的。这可以用体积较小的部件或具有交流端接(其使用了更短的尺寸用于电流)的部件来实施。

更多资讯请关注:21ic模拟频道



关键词: di dt 负载瞬态 电源

评论


相关推荐

技术专区

关闭