新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 基于智能手机系统架构优化的低功耗设计方案

基于智能手机系统架构优化的低功耗设计方案

作者:时间:2012-05-30来源:网络收藏

中心议题:

本文引用地址:http://www.eepw.com.cn/article/186341.htm

* 的硬件

* 设计

随着的功能越来越强大,其功率损耗也越来越大。如何提高智能手机的使用时间和待机时间,是大家都非常关注的问题。在配备更大容量的手机电池作用有限的情况下,本文揭示了如何采用先进技术改进系统设计,以降低手机功率损耗。

随着通信产业的不断发展,移动终端已经由原来单一的通话功能向话音、数据、图像、音乐和多媒体方向综合演变。而对于移动终端,基本上可以分成两种:一种是传统手机(feature phone);另一种是智能手机(smart phone)。智能手机具有传统手机的基本功能,并有以下特点:开放的操作系统、硬件和软件的可扩充性和支持第三方的二次开发。相对于传统手机,智能手机以其强大的功能和便捷的操作等特点,越来越得到人们的青睐,将逐渐成为市场的一种潮流。

然而,作为一种便携式和移动性的终端,完全依靠电池来供电,随着智能手机的功能越来越强大,其功率损耗也越来越大。因此,必须提高智能手机的使用时间和待机时间。对于这个问题,有两种解决方案:一种是配备更大容量的手机电池;另一种是改进系统设计,采用先进技术,降低手机的功率损耗。

现阶段,手机配备的电池以锂离子电池为主,虽然锂离子电池的能量密度比以往提升了近30%,但是仍不能满足智能手机发展需求。就目前使用的锂离子电池材料而言,能量密度只有20%左右的提升空间。而另一种被业界普遍看做是未来手机电池发展趋势的燃料电池,能使智能手机的通话时间超过13 h,待机时间长达1个月,但是这种电池技术仍不成熟,离商用还有一段时间。增大手机电池容量总的趋势上将会增加整机的成本。

因此,从智能手机的总体设计入手,应用先进的技术和器件,进行降低功率损耗的方案设计,从而尽可能延长智能手机的使用时间和待机时间。事实上,设计已经成为智能手机设计中一个越来越迫切的问题。

1 智能手机的硬件

本文讨论的智能手机的硬件体系结构是使用双cpu架构,如图1所示。

1.jpg

主处理器运行开放式操作系统,负责整个系统的控制。从处理器为无线modem部分的dbb(数字基带芯片),主要完成语音信号的a/d转换、d/a转换、数字语音信号的编解码、信道编解码和无线modem部分的时序控制。主从处理器之间通过串口进行通信。主处理器采用xxx公司的cpu芯片,它采用cmos工艺,拥有arm926ej-s内核,采用arm公司的amba(先进的微控制器总线体系结构),内部含有16 kb的指令cache、16 kb的数据cache和mmu(存储器管理单元)。为了实现实时的视频会议功能,携带了一个优化的mpeg4硬件编解码器。能对大运算量的mpeg4编解码和语音压缩解压缩进行硬件处理,从而能缓解arm内核的运算压力。主处理器上含有lcd(液晶显示器)控制器、摄像机控制器、sdram和srom控制器、很多通用的gpio口、sd卡接口等。这些使它能很出色地应用于智能手机的设计中。

在智能手机的硬件架构中,无线modem部分只要再加一定的外围电路,如音频芯片、lcd、摄像机控制器、传声器、扬声器、功率放大器、天线等,就是一个完整的普通手机(传统手机)的硬件电路。模拟基带(abb)语音信号引脚和音频编解码器芯片进行通信,构成通话过程中的语音通道。

从这个硬件电路的可以看出,功耗最大的部分包括主处理器、无线modem、lcd和键盘的背光灯、音频编解码器和功率放大器。因此,在设计中,如何降低它们的功耗,是一个很重要的问题。

智能手机的设计

2 低功耗设计

2.1 降低cpu部分的供电电压和频率

在数字集成电路设计中,cmos电路的静态功耗很低,与其动态功耗相比基本可以忽略不计,故暂不考虑。其动态功耗计算公式为:

pd=ctv2f    (1)

式中:pd为cmos芯片的动态功耗;ct为cmos芯片的负载电容;v为cmos芯片的工作电压;f为cmos芯片的工作频率。

由式(1)可知,cmos电路中的功率消耗与电路的开关频率呈线性关系,与供电电压呈二次平方关系。对于cpu来说,vcore电压越高,时钟频率越快,则功率消耗越大,所以,在能够正常满足系统性能的前提下,尽可能选择低电压工作的cpu。对于已经选定的cpu来说,降低供电电压和工作频率,能够在总体功耗上取得较好的效果。

对于主cpu来说,内核供电电压为1.3 v,已经很小,而且其全速运行时的主频可以完全根据需要进行设置,其内部所需的其他各种频率都是通过主频分频产生。主cpu主频fcpu计算公式如下:

在coms芯片上,为了防止静电造成损坏,不用的引脚不能悬空,一般接下拉电阻来降低输入阻抗,提供泄荷通路。需要加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限来增强抗干扰能力。但是在选择上拉电阻时,

必须要考虑以下几点:

a)从节约功耗及芯片的倒灌电流能力上考虑,上拉电阻应足够大,以减小电流;

b)从确保足够的驱动电流考虑,上拉电阻应足够小,以增大电流;

c)在高速电路中,过大的上拉电阻会使信号边沿变得平缓,信号完整性会变差。

因此,在考虑能够正常驱动后级的情况下(即考虑芯片的vih或vil),尽可能选取更大的阻值,以节省系统的功耗。对于下拉电阻,情况类似。

2.2 dpm

dpm(动态电源管理)是在系统运行期间通过对系统的时钟或电压的动态控制来达到节省功率的目的,这种动态控制与系统的运行状态密切相关,该工作往往通过 软件来实现[3,4]。

2.2.1 定义不同的工作模式

在硬件架构中智能手机的工作模式与主cpu的工作模式密切相关。为了降低功耗,主cpu定义了4种工作模式:general clock gating mode;idle mode:sleep mode;stop mode。在主cpu主频确定的情况下,智能手机中定义了对应的4种工作模式:正常工作模式(normal);空闲模式(idle);睡眠模式 (sleep);关机模式(off)。各种模式说明如下:


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭