同步D触发器时序原理

为了避免同步RS触发器的输入信号同时为1，可以在S和R之间接一个“非门”，信号只从S端输入，并将S端改称为数据输入端D，如图15-8所示。这种单输入的触发器称为同步D触发器，也称D锁存器。
由图可知，S=D，R=当CP=0时，触发器的状态Q维持不变。当CP=1时，若D=1，则S=1，

R==0，故Qn+1=1；若D=0，则S=0，R=S=1，故Qn+1=0。由此得到同步D触发器的状态转移真值表13-6,由状态转移真值表可直接列出同步D触发器的状态方程Qn+1=D

同步D触发器逻辑功能表明：只要向同步触发器送入一个CP，即可将输入数据D存入触发器。CP过后，触发器将存储该数据，直到下一个CP到来时为止，故可锁存数据。这种触发器同样要求CP=1时，D保持不变。

同理可得同步D触发器在CP=1时的激励表如表13-7所示，状态转移图如图13-9所示。