新闻中心

EEPW首页 > 电源与新能源 > 设计应用 > 一种12位25MS /s采样保持电路设计

一种12位25MS /s采样保持电路设计

作者:时间:2009-08-21来源:网络收藏

随着数字技术的不断突飞猛进,越来越多的电路系统将A/D转换器作为一个子模块集成到系统内部。例如在便携式数据传输、数字视频和图像处理等应用系统中,8~分辨率的嵌入式A/D转换器就是这些系统的一个非常重要的组成部分。在这些应用中,如何在频率下降低功耗是一个很重要的设计要点。整体而言,流水线型结构A/D转换器是同时实现低功耗、高率和高分辨率的合理选择。

本文引用地址:http://www.eepw.com.cn/article/181263.htm

在流水线结构的A/D转换电路中,电路是整个电路的核心模块。同时采样电路通常是整个电路中功耗最大的模块,其性能直接决定了整个A/D转换器的性能。本文介绍了运用于视频处理系统的/s低功耗采样保持电路。

2 电路结构分析

本文所采用的采样保持电路结构如图1所示。电路使用全差分结构,可以很好地消除直流偏置和偶次谐波失真,抑制来自衬底的共模噪声;采用底板采样技术,可以完全抑制采样时刻由开关的电荷注入和时钟馈通引入的非线性误差;使用栅压自举开关,使采样开关栅压随输入信号变化而等量变化,增加开关的线性度,减小谐波失真。电路功能的实现基于一个受两相不交叠时钟控制的单位增益开关电容电路。

根据时钟可以将该电路工作分为采样和保持两个阶段。在采样阶段,时钟Ck1为高电平有效,运放的两个输入端被短接到Vcm,采样得到的电压以电荷的形式存储在采样Cs上,由于在采样的时候处于开环状态,所以运放的两个输出端也被直接短路,在采样阶段即将结束的时候,时钟Ck1p和Ck1控制的开关依次断开,运放的正负两个输入端的结点完全处于开路的状态,所以这两个结点上存储的电荷差值就不会再改变了;在保持阶段,Ck2为高电平有效,通过电荷的重新分配,输入采样信号通过保持电容Cr转移到输出端,在差分电压输出达到稳定值以后,保持过程结束。选择Cs=Cr,采样保持电路的增益为1。

3 电路实现

3.1 栅压自举开关设计

在A/D转换器的设计和应用中,谐波失真是极为关键的,它主要来自于开关的导通电阻、电荷注入和寄生电容随源漏电压的变化。为了保证电路的精度和输入信号的带宽,本文中采样开关(BSW)采用栅压自举开关。如图2所示,采样开关M11在单个时钟Ck的控制下实现开关的功能。

3.2运算设计

为了达到以上的线性度,运算的开环放大倍数至少大于8 000,因而选择运算的开环增益为80dB;为了满足25 MHz的采样频率,运算的建立时间需小于20ns,对应单位增益带宽应大于125MHz。基于上述要求,同时为了达到最大的输出摆幅和最小的静态功耗,本文采用全差分套筒式共源共栅两级结构,如图3所示。虽然与增益自举结构相比,两级结构速度不占优势,但是两级结构具有大得多的输出电压摆幅,更大的电压摆幅意味着可以使用较小的采样电容,而整个电路的功耗和面积与采样电容成正比,使用较小的电容使得整个电路的功耗和面积大为缩小。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭