降低移动设计功耗的逻辑技术方法

作者：时间：2010-04-21来源：网络收藏

本文将探讨在混合电压供电的移动设计中，混合电压电平如何提高ICC电源电流及逻辑门如何降低功耗。当前的移动设计在努力在高耗能(power-rich)的功能性和更长电池寿命的需求之间取得平衡。

本文引用地址：http://www.eepw.com.cn/article/180909.htm

目前，大多数便携设备都备有多个电源轨，但在输入高电平(VIH)低于电源电压(VCC)时，仍可能产生不定功耗。当输入电压为电源轨电平(VIL＝GND 或 VIH＝VCC)时，CMOS一般具有极低的静态ICC和泄漏电流，故是移动应用中逻辑器件的首选技术。不过，若VIH

一般在CMOS门电路的设计中，输入电压阈值或输入切换点为VCC/2；不过，飞兆半导体的低ICCT门电路采用专有的输入电压设计，可降低输入阈值电压，增大输入电压范围，同时不影响有效逻辑低电平VIL。如前所述，当输入电压为0V或VCC时，CMOS门电路的耗电量极低，而产品数据手册通常会注明该条件下的ICC。因此，系统设计人员在VIH值小于VCC时看到ICC电流增大可能颇为惊讶。下面的图2显示了一个重新设计的输入结构的优点。图2所示的VIN-ICC 曲线图比较了一个标准CMOS输入器件和一个低ICCT输入器件。静态功率由基本DC功率公式决定：P＝ICC×VCC。在本例中，输入VIH为2.5V，标准CMOS门电路输入的功耗等于3.0mW (3.6V ×0.83mA) ，而低ICCT门电路的功耗只有0.003mW (3.6V×0.99uA)；也就是说，利用低ICCT器件，静态功耗降低了100%。

ICC电流的增大十分重要，因为它会大幅度增加器件的静态功耗。飞兆半导体的专有低ICCT输入结构可在ICCT电流出现期间限制其范围，如图2所示。

表1比较了不同VCC/VIN条件下的ICCT电源电流级。从表中可看出，飞兆半导体的低ICCT门电路具有很大的节能潜力。在混合电压系统中，利用低ICCT门电路，与逻辑门电路相关的功耗可降至微不足道。

表2列出了低ICCT门电路供货情况。根据需要可以提供额外的功能。当现有应用因前面讨论的输入条件而出现功耗过大时，用户可利用标准引脚输出，直接简便地进行替换。

延长电池寿命的要诀是降低各级的功率。随着便携设备整合更多的功能，功耗问题越来越令人担忧。飞兆半导体的NC7SVL低ICCT TinyLogic产品为解决这些难题提供了一个具成本效益的解决方案。此外，飞兆半导体先进的小尺寸MicroPak封装技术，以及新推出的更小的1.0x1.0mm MicroPak 2封装技术，可显著降低线路板空间要求。

对于功率预算十分紧张的便携应用产品来说，耗电量的增加是不能接受的。NC7SVL低ICCT门电路能够帮助系统设计人员在将功率保持在预算之内，并延长电池寿命。