基于位线循环充电SRAM模式的自定时电路设计

引言
近些年来，随着集成电路制造工艺和制造技术的发展，SRAM存储芯片在整个SoC芯片面积中所占比例越来越大，而SRAM的功耗也成为整个SoC芯片的主要部分。同时，CPU的工作频率逐年提高，从1999年的1．2 GHz增长到2010年的3．4 GHz。而且，这一趋势还在进一步加强。CPU工作频率的增加对SRAM的工作频率提出很高的要求。
针对以上，提出位线循环充电(CRSRAM)SRAM结构，它主要是通过降低位线电压的摆幅来降低功耗。采用双模式自定时电路(DMST)则主要是根据读写周期的不同来产生不同的时序信号，从而提高读写速度。基于不同SRAM存储阵列结构，虽然这种技术能有效地改善SRAM的功耗和速度，但它们却从来没有被有效地结合在一起。
本文的主要内容就是设计并仿真基于位线循环充电SRAM结构的双模式自定时电路(DMST CRSRAM)，并将其仿真结果与传统结构相比较，由此可以看出这两种结构在速度和功耗方面的优势。

1 多级位线位SRAM结构及工作原理
如图1所示，多级位线SRAM(HBLSA-SRAM)的主要原理是利用两级位线和局部灵敏放大器来使主位线写入周期中的，BL和BLB上的电压摆幅是一个很小值，而通过局部灵敏放大器将这个电压放大为VDD到0的大摆幅信号输入到局部位线上。这样，位线的电压摆幅减少，而且VDD到O的大摆幅写入保证了足够的写裕度。