新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > DCM简介及其使用方法

DCM简介及其使用方法

作者:时间:2012-03-21来源:网络收藏

主要功能
1. 分频倍频:可以将输入时钟进行multiply或者divide,从而得到新的输出时钟。
2. 去skew:还可以消除clock的skew,所谓skew就是由于传输引起的同一时钟到达不同地点的延迟差。
3. 相移:DCM还可以实现对输入时钟的相移输出,这个相移一般是时钟周期的一个分数。
4. 全局时钟:DCM和FPGA内部的全局时钟分配网络紧密结合,因此性能优异。
5. 电平转换:通过DCM,可以输出不同电平标准的时钟。

本文引用地址:http://www.eepw.com.cn/article/149373.htm

DCM的特点与能力(Spartan-3系列为例)

  • 数量:4 DCM / FPGA(也有例外)
    -- 应该够用了
  • 数字频率综合器输入(CLKIN):1-280MHz
  • 延迟锁相环输入(CLKIN):18-280MHz
  • 时钟输入源(CLKIN):
    Global buffer input pad
    Global buffer output
    General-purpose I/O (no deskew)
    Internal logic (no deskew)
    -- 上面最后两个分别是外部的普通IO口和内部的逻辑,没有deskew,所以时钟质量不会很好。
  • 频率综合器输出(CLKFX、CLKFX180):是CLKIN的M/D倍,其中
    M=2..32
    D=1..32
    -- 这样看来最大能倍频32倍,最小能16分频。
  • 时钟dividor输出(CLKDV):是CLKIN的下列分频
    1.5, 2, 2.5, 3, 3.5, 4, 4.5, 5, 5.5, 6, 6.5, 7, 7.5, 8, 9, 10, 11, 12, 13, 14, 15, or 16
    -- 发现没有,最大的分频也是16。不过能支持半分频,比用频率综合器方便。
  • 倍频输出(CLK2X、CLK2X180):CLKIN的2倍频
  • 时钟conditioning、占空比调整:这个对所有时钟输出都施加,占空比为50%。
  • 1/4周期相移输出(CLK0/90/180/270):是CLKIN的1/4周期相移输出。
  • 半周期相移输出(CLK0/180、CLK2X/180、CLKFX/180):相差为180度的成对时钟输出。
  • 相移精度:最高精度为时钟周期的1/256。
  • 时钟输出:9个
    到全局时钟网的时钟输出:最多9个中的4个
    到General purpose互联:最多9个
    到输出脚:最多9个
    -- 可见9个时钟输出可以随意链接内部信号或者外部输出,但是进入全局时钟网的路径最多只有4个。

DCM的位置在哪?
我们以Spartan3系列为例。
FPGA看上去就是一个四方形。最边缘是IO pad了。
除去IO pad,内部还是一个四方形。
四个角上各趴着一个DCM。
上边缘和下边缘中间则各趴着一个全局Buffer的MUX。
这样的好处是四个DCM的输出可以直接连接到全局Buffer的入口。
下面是手绘简图,很丑是吧,呵呵。

DCM是全局时钟网络可选的一部分
一般,时钟通过一个“全局输入buffer”和“全局时钟buffer” 进入全局时钟网络。如下所示
GCLK --->( IBUFG ---> BUFG) ---> low skew global clock network
在需要的时候,DCM也成为全局时钟网络的一环。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭