新闻中心

EEPW首页 > 嵌入式系统 > 新品快递 > 新的LatticeECP4系列重新定义低成本、低功耗FPGA

新的LatticeECP4系列重新定义低成本、低功耗FPGA

—— 用于无线、有线,和视频市场中的成本和功耗敏感的应用
作者:时间:2011-11-30来源:电子产品世界收藏

        2011年11月29日消息, 莱迪思半导体公司(NASDAQ: LSCC)今天用宣布推出下一代系列,由其重新定义了低成本,低功耗的中档市场,具有6 Gbps的SERDES采用低成本wire-bond封装,功能强大的DSP块和具有基于硬IP的通信引擎,适用于成本和功耗敏感的无线、有线、视频,和计算市场。 系列以屡获殊荣的ECP3™系列为基础,为主流客户提供高级功能,同时保持业界领先的低功耗和低成本。对于为各种应用开发主流平台, Lattice器件是非常理想的,如远程无线射频头、分布式天线系统、蜂窝基站、以太网汇聚、交换、路由、工业网络、视频信号处理、视频传输和数据中心的计算。

本文引用地址:http://www.eepw.com.cn/article/126469.htm

高品质的SERDES和固化的通信引擎
        LatticeECP4 FPGA包含多达16个符合CEI 标准的6 Gbps SERDES通道,具有嵌入式物理编码子层(PCS)模块,采用低成本wire-bonded封装和高性能flip chip封装,使客户能够选择以芯片到芯片以及远距离背板应用的方式部署LatticeECP4 FPGA。多功能和可配置的SERDES / PCS可以无缝地与固化的通信引擎相集成,经济地构建完整的高带宽子系统。通信引擎比用类似的FPGA实现减少10倍以上的功耗和成本。  LatticeECP4通信引擎组合包括针对PCI Express2.1、多个10千兆以太网MAC和三速以太网MAC,以及串行快速I / O(SRIO)2.1的解决方案。 SERDES / PCS和通信引擎的结合是完成基于复杂串行协议的设计的理想选择,具有较低的成本,功耗和小尺寸的特点,同时加快了产品的上市时间。

创新的DSP处理技术,减少了乘法器的数量
         LatticeECP4系列具有功能强大的数字信号处理(DSP)模块,18x18乘法器、宽ALU、加法树,以及用于级联的进位链块。独特的加速逻辑意味着每个LatticeECP4 DSP模块可等于4个LatticeECP3 DSP模块, 4倍于上一代LatticeECP3器件的信号处理能力。灵活的18x18乘法器可以分解成9X9或组合成36X36,以便完美的符合客户的应用需求。此外,多达576个乘法器可以级联在一起构成复杂的滤波器,用于无线远程射频头(RRH)、基于MIMO射频天线的解决方案,以及视频处理的应用。

更高的性能和容量
        LatticeECP4 FPGA的速度比上一代器件快50%,具有1066 Mbps的DDR3存储器接口和1.25 Gbps的LVDS I / O,也可作为串行千兆以太网接口。新的LatticeECP4 系列还有66%以上的逻辑资源和42%以上的嵌入式存储器,使设计工程师能够在FPGA中构造完整的片上系统。

        莱迪思公司副总裁兼业务部总经理Sean Riley 说道,“下一代LatticeECP4 FPGA系列为我们的客户提供前所未有的高级功能、高性能,低成本和低功耗的组合,这对高级的,但成本敏感的无线、有线,视频和计算机应用是必需的。在用经济的器件为我们的客户提供尖端的创新方面,莱迪思是先行者。现在我们的Lattice Diamond®设计软件中包含了LatticeECP4器件。我们的客户可以立即开始建立广泛的、低功耗的平台,以扩大他们的市场。”

LatticeECP4 FPGA的设计支持
        莱迪思提供知识产权(IP)核,开发板和设计软件设计,以便快速启动设计和快速使产品上市。一系列的知识产权(IP)核将包括CPRI、OBSAI、串行RapidIO、XAUI、SGMII/千兆以太网、PCI Express、串行连接SMPTE、FIR滤波器、FFT、Reed-Solomon编码器/解码器、针对DSP功能的CORDIC、CIC、NCO和针对存储器接口和连接的其他几个IP核。

Lattice Diamond设计环境加速了开发时间 
        现在客户可开始使用Lattice Diamond 1.4 beta设计软件 用LatticeECP4FPGA进行设计。Lattice Diamond设计软件是针对莱迪思FPGA产品的新的旗舰设计环境,提供了一整套功能强大的工具,高效的设计流程和用户界面,使设计人员能够更迅速地针对低功耗,成本敏感的FPGA应用。此外, Lattice Diamond软件继续提供业界领先的专门为低成本和低功耗应用而开发的功能。这些包括一个非常准确的功耗计算器,基于引脚的同时开关输出噪声计算器和经验证的MAP和PAR FPGA实现算法,有助于确保低成本和低功耗设计的解决方案。

关于LatticeECP4 FPGA系列
        LatticeECP4 FPGA系列有6款器件,提供符合多协议标准的6G SERDES,采用低成本的wire-bond封装,DDR1/2/3存储器接口的速度高达1066 Mbps,功能强大的可级联DSP模块非常适用于高性能射频,基带和图像信号处理。LatticeECP4 FPGA具有1.25 Gbps的切换速度,还有快速LVDSI / O以及高达10.6 Mbits的嵌入式存储器。逻辑密度从30K LUT到250K LUT,多达512个用户I/ O。 LatticeECP4 FPGA系列的高性能特性包括:

• 工作速度 >500MHz的36X36具有乘法和累加功能的DSP模块。 DSP slice还具有创新的级联特性,用于实现宽ALU及加法树的功能,而没有FPGA逻辑的性能瓶颈。 DSP模块提供了加速逻辑,相对于前代DSP架构每个DSP块有4倍的带宽。
• 6 Gbps SERDES符合CEI - 6G抖动规范,每个SERDES quad具有能够混合和匹配多种协议的功能。这包括PCI Express 2.1、 CPRI、OBSAI、XAUI、串行RapidIO2.0、SGMII/千兆以太网和万兆以太网。
• 专门设计的SERDES / PCS模块能够实现低延迟变化CPRI链接的设计,常用于采用远程射频头连接的无线基站。
• 固化的通信引擎模块使用固化的金属阵列,具有多个10GbE和三速MAC模块,以及PCI Express2.1和SRIO2.1模块。这些模块比传统的基于FPGA实现的面积和功耗效率高10倍以上。
• 符合SMPTE串行数字接口标准,具有前所未有的功能,每个SERDES通道独立支持3G、HD和SD视频广播信号。支持三速率而无需任何过采样技术,消耗尽可能少的功耗。
• 1.25 Gbps LVDS I / O,拥有时钟数据恢复模块,能够与高性能ADC/ DAC接口和实现SGMII/ GbE链路。在通用的I / O上执行CDR功能为设计人员大大增加了串行I / O的数目,当需要大量的SERDES通道时,甚至可以使用更小的FPGA,大大降低了实现串行以太网接口逻辑的成本。
这些特点使LatticeECP4 FPGA系列非常适合于大批量的成本和功耗敏感的应用,诸如无线基础设施、有线接入设备、视频和图像,以及计算应用。

供货
       有些客户已经在使用Lattice Diamond 1.4 beta设计软件 用LatticeECP4FPGA进行设计。在2012年的上半年可获取器件样品,预计2012年下半年大批量生产并发货。

fpga相关文章:fpga是什么




关键词: Lattice FPGA ECP4

评论


相关推荐

技术专区

关闭