首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> lattice

lattice 文章 进入lattice技术社区

PSG独立运作拯救的是英特尔还是FPGA

  • 根据英特尔官方的公告,2024年1月1日起,可编程解决方案部门(PSG)将独立运营,并计划2年内开启IPO。值得一提的是,英特尔的PSG其实就是以2015年5月达成收购协议的Altera为主体,从当年花费167亿美元成为英特尔最大一笔收购,到现在要独立运营甚至上市套现,种种操作背后蕴含了哪些原因我们不得而知,不过这笔投资的回报价值几何也许能终见分晓。 在半导体行业,作为霸占销售额榜首位置最久的公司,英特尔在收购方面表现得一直很积极,但从另一个角度来看,英特尔的收购交易获得较高评价的也不多,很多交易即使计算
  • 关键字: 英特尔  PSG  FPGA  Altera  赛灵思  Lattice  

看好FPGA的增长潜力,莱迪思拓展中端产品线

  • 1 FPGA市场年增7.8%,高中低三分天下据市场调查公司Scoop.market.us的数据,全球现场可编程门阵列(FPGA)市场有望在未来几年以7.8%的复合年增长率稳步增长。2022年,FPGA市场收入为65亿美元,预计2023年将增至70亿美元。增长趋势将持续下去,预计2030年收入将达到115亿美元,2031年将达到124亿美元,2032年将达到135亿美元。2022年,小型FPGA总贡献23亿美元,中端FPGA贡献18亿美元,高端FPGA贡献24亿美元。可见,高中低市场基本三分天下。不过,这个
  • 关键字: FPGA  莱迪思  Lattice  中端FPGA  

莱迪思动态前瞻:莱迪思开发者大会即将到来

  • 备受期待的莱迪思开发者大会即将到来,莱迪思也刚刚公布了大会的全部议程。在12月5日至7日的三天时间内将举办一系列精彩的主题演讲、知名行业专家参与的技术小组会议,以及各类精彩的演示展示。在为期3天的线上活动中,与会者将获得宝贵的见解、提高他们的技能,并直接从多个行业的技术领导者那里了解有关人工智能(AI)、安全性、高级互连等领域的最新趋势、机遇和可编程解决方案。来自BMW、Meta和英伟达的主题演讲 在12月5日,包括Jim Anderson(总裁兼首席执行官)、Steve Douglass(首席技术官)和
  • 关键字: 莱迪思  莱迪思开发者大会  Lattice  

Altera MAX10: 交通灯控制

  • 简易交通灯:本节将向您介绍Verilog语法之中的精髓内容——状态机,并且将利用状态机实现十字路口的交通灯。====硬件说明与实现项目框图====上图为十字路口交通示意图分之路与主路,要求如下:交通灯主路上绿灯持续15s的时间,黄灯3s的时间,红灯10s的时间;交通灯支路上绿灯持续7s的时间, 黄灯持续3秒的时间,红灯18秒的时间;根据上述要求,状态机设计框架分析如下:S1:主路绿灯点亮,支路红灯点亮,持续15s的时间;S2:主路黄灯点亮,支路红灯点亮,持续3s的时间;S3:主路红灯点亮,支路绿灯点亮,持
  • 关键字: 交通灯  状态机  FPGA  Lattice Diamond  小脚丫  

Lattice MXO2: 交通灯控制

  • 简易交通灯:本节将向您介绍Verilog语法之中的精髓内容——状态机,并且将利用状态机实现十字路口的交通灯。硬件说明与实现项目框图上图为十字路口交通示意图分之路与主路,要求如下: * 交通灯主路上绿灯持续15s的时间,黄灯3s的时间,红灯10s的时间; * 交通灯支路上绿灯持续7s的时间, 黄灯持续3秒的时间,红灯18秒的时间;根据上述要求,状态机设计框架分析如下: * S1:主路绿灯点亮,支路红灯点亮,持续15s的时间; * S2:主路黄灯点亮,支路红灯点亮,持续3s的时间; * S3:主路红灯点亮,支
  • 关键字: 交通灯  状态机  FPGA  Lattice Diamond  小脚丫  

Lattice MXO2: LED呼吸灯

  • 呼吸灯:本节,我们将通过脉宽调制技术来实现“呼吸灯”,实现LED的亮度由最暗逐渐增加到最亮,再逐渐变暗的过程。 脉冲宽度调制(PWM:Pulse Width Modulation),简称脉宽调制。它是利用微控制器的数字输出调制实现,是对模拟电路进行控制的一种非常有效的技术,广泛应用于测量、通信、功率控制与变换等众多领域。硬件说明呼吸灯的设计较为简单,我们使用12MHz的系统时钟作为高频信号做分频处理,调整占空比实现PWM,通过LED灯LD1指示输出状态。实现原理如上图所示,脉冲信号的周期为T,高电平脉冲宽
  • 关键字: 呼吸灯  FPGA  Lattice Diamond  小脚丫  

Altera MAX10: 计时控制

  • 计时控制在之前的实验中我们掌握了如何进行时钟分频、如何进行数码管显示与按键消抖的处理,那么在本节实验之中,我们将会实现一个篮球赛场上常见的24秒计时器。====硬件说明====在之前的实验中我们为读者详细介绍过小脚丫MXO2板卡上的按键、数码管、LED等硬件外设,在此不再赘述。本节将实现由数码管作为显示模块,按键作为控制信号的输入(包含复位信号和暂停信号),Altera MAX10作为控制核心的篮球读秒系统,实现框图如下:====Verilog代码====// *****************
  • 关键字: 计时器  FPGA  Lattice Diamond  小脚丫  

Lattice MXO2: 计时控制

  • Warning: file_get_contents(https://www.eetree.cn/wiki/_media/%E8%AE%A1%E6%97%B6%E5%99%A8%E6%A1%86%E5%9B%BE.png?w=800&tok=0acdce): failed to open stream: HTTP request failed! HTTP/1.1 403 Forbidden in /var/www/html/www.edw.com.cn/www/rootapp/controll
  • 关键字: 计时器  FPGA  Lattice Diamond  小脚丫  

Altera MAX10: 按键消抖

  • 按键消抖在之前的实验中我们学习了如何用按键作为FPGA的输入控制,在本实验中将学习如何进行按键消抖,用按键完成更多的功能。====硬件说明====按键是一种常用的电子开关,电子设计中不可缺少的输入设备。当按下时使开关导通,松开时则开关断开,内部结构是靠金属弹片来实现通断。按键抖动的原理抖动的产生 :通常的按键所用的开关为机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,一个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动,为了不产生这种现
  • 关键字: 消抖  FPGA  Lattice Diamond  小脚丫  

Lattice MXO2: 按键消抖

  • 按键消抖在之前的实验中我们学习了如何用按键作为FPGA的输入控制,在本实验中将学习如何进行按键消抖,用按键完成更多的功能。硬件说明按键是一种常用的电子开关,电子设计中不可缺少的输入设备。当按下时使开关导通,松开时则开关断开,内部结构是靠金属弹片来实现通断。按键抖动的原理抖动的产生 :通常的按键所用的开关为机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,一个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动,为了不产生这种现象而作的措施就是
  • 关键字: 消抖  FPGA  Lattice Diamond  小脚丫  

Altera MAX10: LED流水灯

  • 在时钟分频实验中我们练习了如何处理时钟,接下来我们要学习如何利用时钟来完成时序逻辑。====硬件说明====流水灯实现是很常见的一个实验,虽然逻辑比较简单,但是里面也包含了实现时序逻辑的基本思想。要用FPGA实现流水灯有很多种方法,在这里我们会用两种不同的方法实现。1,模块化设计:在之前的实验中我们做了3-8译码器和时钟分频,如果把这两个结合起来,我们就能搭建一个自动操作的流水LED显示。框图如下:2,循环赋值:这是一种很简洁的实现流水灯效果逻辑,就是定义一个8位的变量,在每个时钟上升沿将最低位赋值给最高
  • 关键字: 流水灯  FPGA  Lattice Diamond  小脚丫  

Lattice MXO2: LED流水灯

  • 在时钟分频实验中我们练习了如何处理时钟,接下来我们要学习如何利用时钟来完成时序逻辑。硬件说明流水灯实现是很常见的一个实验,虽然逻辑比较简单,但是里面也包含了实现时序逻辑的基本思想。要用FPGA实现流水灯有很多种方法,在这里我们会用两种不同的方法实现。1,模块化设计:在之前的实验中我们做了3-8译码器和时钟分频,如果把这两个结合起来,我们就能搭建一个自动操作的流水LED显示。框图如下:2,循环赋值:这是一种很简洁的实现流水灯效果逻辑,就是定义一个8位的变量,在每个时钟上升沿将最低位赋值给最高位,其他位右移一
  • 关键字: 流水灯  FPGA  Lattice Diamond  小脚丫  

Altera MAX10: 时钟分频

  • 时钟分频在之前的实验中我们已经熟悉了小脚丫的各种外设,掌握了verilog的组合逻辑设计,接下来我们将学习时序逻辑的设计。====硬件说明====时钟信号的处理是FPGA的特色之一,因此分频器也是FPGA设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计,但是通过语言设计进行时钟分频是最基本的训练,在对时钟要求不高的设计时也能节省锁相环资源。在本实验中我们将实现任意整数的分频器,分频的时钟保持50%占空比。1,偶数分频:偶数倍分频相对简单,比较容易理解。通
  • 关键字: 时序逻辑  时钟分频  FPGA  Lattice Diamond  小脚丫  

Lattice MXO2: 时钟分频

  • 时钟分频在之前的实验中我们已经熟悉了小脚丫的各种外设,掌握了verilog的组合逻辑设计,接下来我们将学习时序逻辑的设计。硬件说明时钟信号的处理是FPGA的特色之一,因此分频器也是FPGA设计中使用频率非常高的基本设计之一。一般在FPGA中都有集成的锁相环可以实现各种时钟的分频和倍频设计,但是通过语言设计进行时钟分频是最基本的训练,在对时钟要求不高的设计时也能节省锁相环资源。在本实验中我们将实现任意整数的分频器,分频的时钟保持50%占空比。1,偶数分频:偶数倍分频相对简单,比较容易理解。通过计数器计数是完
  • 关键字: 时序逻辑  时钟分频  FPGA  Lattice Diamond  小脚丫  

Altera MAX10: 2位7段数码管显示

  • 数码管显示本实验将会让你熟悉小脚丫上最后一种有意思的外设七段数码管。====硬件说明====数码管是工程设计中使用很广的一种显示输出器件。一个7段数码管(如果包括右下的小点可以认为是8段)分别由a、b、c、d、e、f、g位段和表示小数点的dp位段组成。实际是由8个LED灯组成的,控制每个LED的点亮或熄灭实现数字显示。通常数码管分为共阳极数码管和共阴极数码管,结构如下图所示:图1 共阳极、共阴极数码管共阴8段数码管的信号端低电平有效,而共阳端接高电平有效。当共阳端接高电平时只要在各个位段上加上相应的低电平
  • 关键字: 数码管  FPGA  Lattice Diamond  小脚丫  
共89条 1/6 1 2 3 4 5 6 »

lattice介绍

  莱迪思(Lattice)半导体公司提供业界最广范围的现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)及其相关软件,包括现场可编程系统芯片(FPSC)、复杂的可编程逻辑器件(CPLD),可编程混合信号产品(ispPAC?)和可编程数字互连器件(ispGDX?)。莱迪思还提供业界领先的SERDES产品。 FPGA和PLD是广泛使用的半导体元件,最终用户可以将其配置成特定的逻辑电路,从而缩短设 [ 查看详细 ]

热门主题

关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473