新闻中心

EEPW首页 > 模拟技术 > 业界动态 > 时钟 IC 改善通信基础设施时序信号链的性能

时钟 IC 改善通信基础设施时序信号链的性能

作者:时间:2010-05-24来源:电子产品世界

  Analog Devices Inc.,全球领先的高性能信号处理解决方案供应商和技术领先者,最近推出两款产品 。这些产品用于完整时序信号链中时,可提高同步光纤网络和无线基站的性能,并降低编程和设计复杂度。

本文引用地址:http://www.eepw.com.cn/article/109296.htm

  发生器 适合 GPON、SONET/SDH OC-48(同步光纤网络/同步数字体系)、测试和测量、数据采集、以太网、光纤通道、T1/E1、广播视频及其它无线和有线通信应用的低成本转换需求。

  旨在改善无线基站中器的信噪比 (SNR),以及为 SONET/SDH 光纤网络提供低功耗、低抖动性能。高性能器和时钟技术( http://www.analog.com/en/clock-and-timing/clock-generation-and-distribution/products/index.html )是连接当今电子系统中的模拟部分与数字部分的桥梁,在这方面,越来越多的设计人员青睐 公司的产品。

  时钟发生器缩短编程时间

  AD9553时钟发生器提供预设的输入/输出频率比,可轻松通过引脚进行编程,而其成本只有竞争解决方案的一半左右。引脚编程模式提供一个标准输入/输出频率转换矩阵,而通过 SPI(串行外设接口)端口则可设置自定义的输入/输出频率转换。AD9553时钟发生器具有抖动清除和时钟转换两种功能。它提供各种不同的输入/输出频率组合及灵活的输出级,减少了多达两个分立锁相环 (PLL) 和多种其它分立元件,因而电路板空间得以缩小,设计复杂度得以降低,编程工作得以简化。

  AD9553具有保持模式,即使没有参考输入,它也能提供输出信号。该时钟发生器还包括一个切换功能,可提供额外安全保障,如果一个 CMOS 参考失效,下游 PLL 也不会失锁。

  时钟缓冲器提供低抖动性能

  ADCLK944时钟扇出缓冲器提供业界最低的50-fs(飞秒)抖动数值,适合 LTE、MC-GSM 和其它无线网络应用中要求高性能时钟信号而又不影响高速信号转换的通信设备。这一抖动性能与每通道低功耗特性相结合,使得 ADCLK944也能有效用在基于千兆以太网 (GbE) 和 SONET/SDH 光纤网络多路复用协议的应用中。

  随着 SONET/SDH 和 GbE 系统的数据速率越来越高,因而对时钟的抖动要求也非常苛刻。ADCLK944的超低抖动特性对系统抖动预算的贡献极小,从而为 SerDes(串行器/解串器)时钟设计人员提供了极大的设计灵活性。低功耗特性同样重要,因为当今系统使用含有多个通道的高密度 SONET 板。

  时钟扇出缓冲器 ADCLK944提供四路工作速率最高达7 GHz 的 LVPECL 输出,同时可实现50 fs 的宽带随机均方根 (RMS) 加性抖动。其极低抖动和最大15 ps(皮秒)的输出间偏斜特性非常适合要求干净的时钟信号以供高速转换器定时的有线和无线设备,如 LTE 和多载波 GSM 通信基站等。该抖动性能也有助于满足高速 OC-192和 OC-768 SONET 线路卡的时钟分配抖动发生要求。

  这款缓冲器的低噪声性能可显著提高信噪比性能,特别是与 DAC(数模转换器)、ADC模数转换器和时钟发生器一起构成完整的信号链时效果更显著。

  作为优化通信信号链设计的一部分,时钟缓冲器 ADCLK944可配合 公司以下 DAC 和 ADC 工作:AD9779 - 双通道16位、1 GSPS DAC;AD9739 - 14位、2500 MSPS、RF DAC;AD9789 - 具备4通道信号处理能力的14位、2400 MSPS TxDAC;AD9445 - 14位、105 MSPS / 125 MSPS ADC;AD9446 - 16位、80 MSPS / 100 MSPS ADC。



评论

技术专区

关闭