"); //-->
晶振(XO)输出波形(Output Type)是与封装尺寸一样重要的一个技术指标,这些输出波形可简单归为两种:正弦波、方波。
在示波器上观察振荡器波形,很多时候看到的像是正弦波,那是由于示波器的带宽不够。例如:有源晶振20MHz,如果用40MHz或60MHz的示波器测量,显示的是正弦波,这是由于方波的傅里叶分解为基频和奇次谐波的叠加,带宽不够的话,就只剩下基频20MHz和60MHz的谐波,所以显示正弦波。要完美再现方波需要至少10倍的带宽,5倍的带宽只能算是勉强,需要至少100M的示波器。
数字通信系统中,一般采用方波输出模式的晶体振荡器,以匹配系统中驱动的负载。这些方波的通用输出类型有TTL和CMOS,还有LVPECL和LVDS,主要指标有输出电平、占空比、上升/下降时间、驱动能力等。
(1)TTL输出
TTL是晶体管-晶体管逻辑(Transistor-Transistor Logic)电路,传输延迟时间快、功耗高,属于电流控制器件。
(2)CMOS输出
CMOS输出是最常见一种,属于属于电压控制形式,用来驱动逻辑电平输入。
CMOS输出的传输延迟时间慢、功耗低,相对TTL有了更大的噪声容限,输入阻抗远大于TTL输入阻抗。
(3)LVPECL输出
LVPECL是低压正发射极耦合逻辑(Low-Voltage
Positive Emitter-Couple
Logic)。ECL电路速度快,驱动能力强,噪声小,很容易达到几百MHz的应用,但是功耗大,需要负电源。为简化电源,出现了PECL(ECL结构,改用正电压供电)和LVPECL的输出模式。
(4)LVDS输出
LVDS是低电压差分信号(Low-Voltage Differential Signaling),为差分对输入输出,内部有一个3.5-4mA恒流源,在差分线上改变方向和电平来表示“1”和“0”。
通过外部的100欧匹配电阻(并接在差分线上靠近接收端)转换为±350mV的差分电平。LVDS使用注意:可以达到600MHz以上,PCB要求较高,差分线要求严格等长,差最好不超过10mil(0.25mm);100欧电阻离接收端距离不能超过500mil,最好控制在300mil以内。

(5)正弦波输出模式
正弦波(Sine Wave)主要用于对EMI、频率干扰有特殊要求的电路,例如驱动RF组件、混频器或其它具有50Ω输入阻抗的器件。这时,振荡器产生的输出功率通常在0dBm到+13dBm(1mW到20mW)之间,尽管如果需要可以输出更高功率。
还有一种特殊的削顶正弦波(Clipped Sine Wave),相比方波的谐波分量少很多,但驱动能力较弱,在负载10K//10PF时Vp-p为0.8Vmin。

专栏文章内容及配图由作者撰写发布,仅供工程师学习之用,如有侵权或者其他违规问题,请联系本站处理。 联系我们
相关推荐
使用晶振遇到的两个问题
晶振稳频的调频电路
用反相器制作的一个27M晶振的图27m
无线电发射报警器中的晶振稳频的调频电路
实例分析!晶振为什么不能放置在PCB边缘?
四腿的卧式晶振在protel的哪个库
石英晶振与分频电路
描述石英晶体频率偏差:频率容差、频率稳定性和老化
高精度实时时钟芯片-SD2003A
请问我的ARM供电正确,晶振也工作正常,可是用标准的SDT调试器,JTAG调试代理却找不到ARM核
综合电子知识基础介绍五篇
卧式晶振与芯片之间加一个小电阻有什么用啊?
为什么晶振并联1MΩ电阻时,程序运行正常?没有1MΩ就会出问题?
晶振时钟原理图、PCB设计指南
功能齐全的单片机音乐程序
[求助]关于晶振电路
关于晶振的一些问题,新手的十万个为什么
晶振为什么不能放置在PCB边缘?
数字钟晶振时基电路
晶振怎么用,你真的知道吗?
CC4020组成的石英晶振与分频电路
44b0_uboot移植程序(晶振=8M)
清晰明了的晶振电路PCB设计
4pin的晶振要不要滤波电容
工艺这么先进了,为什么不把晶振都做进芯片呢?