益华电脑（Cadence Design Systems, Inc.）推出 Cadence Joules RTL Design Studio。此全新产品是一款以AI为用户提供加速RTL设计和实现流程的可行解决方案。前端设计人员可以从一个整合的平台取得数码设计分析和除错能力，在转换到设计实现阶段前，实现完全优化的RTL设计。采该解决方案的同时，用户可运用 Cadence领先的AI产品组合，利用生成式AI探索RTL设计和进行大数据分析。借助Joules RTL Design Studio，用户可以快速且准确地为实体设计进行预测，将RTL的生产力提升高达至5倍，并将设计结果质量（QoR）提高高达至25%。

Joules RTL Design Studio扩展Cadence现有的Joules RTL电源解决方案，为解决实体设计各个层面的议题，增加了预测功耗、效能、面积和壅塞（PPAC）的功能。此外，新工具还具有许多提高生产力的功能和优势，包括：独一无二的智能RTL除错辅助系统、采用已经验证的设计引擎、强大的AI整合以及整合Lint检查。

Cadence资深副总裁暨数码与签核事业群总经理滕晋庆（Chin-Chi Teng）博士表示，RTL设计人员以前需要几天或几周等待设计实现阶段，而现在无需等待，就可快速取得 PPAC 除错需要的所有实体设计信息。Joules RTL Design Studio让设计人员了解设计挑战仍然可轻松解决，最终加快上市时程。与客户早期合作的结果，再度确认了最初的目标实际可行，成功让RTL收敛速度提高高达 5 倍，QoR提高高达25%。

Joules RTL Design Studio为Cadence完整数码设计全流程的一部分，为客户提供更快速的设计收敛途径。新工具和更广泛的流程支持Cadence的智能系统设计策略（Intelligent System Design），使客户能够实现卓越的SoC设计。

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们