VSTAR是一款FPGA bug自动分析工具。对于使用Xilinx  FPGA的系统，通过嵌入VSTAR IP来检测信号序列是否正常。VSTAR软件可以显示VSTAR  IP在监控信号序列中检测到的错误，并将正常序列和错误序列输出到VCD(值变化转储)文件中检查波形。可同时选择多信号监控并在长时间运行的情况下对它们进行探测。

随着FPGA的兴起，由于各种IP以及子系统的集成，其设计也变得越来越复杂，debug调试已变得更加困难和艰巨。使用传统解决方案，无法对发生的意外问题立即进行调试，必须设置触发条件，重新布局布线和执行调试。潜在的问题以及调试触发条件很难确定，并且在使用大规模FPGA的情况下，通过反复调试解决问题的时间花销巨大。VSTAR是业内唯一能够立即调试潜在缺陷而无需用户设置触发条件的解决方案。

1.在设计窗口中导入验证IP

        - 为设计规则和波形捕获选择要检测的信号

        - 同时检测多个序列的多组信号

2.自动生成设计规则

        - 同时探测多个信号序列

        - 捕获状态转换和定时间隔

        - 学习正常序列并提取设计规则

        - 将规则保存到文件中作为参考

3.自动检测错误

        - 检测与设计规则不匹配的触发器

        - 在调试窗口中分组显示不同信号序列

        - 突出显示自动检测到的错误

        - 将VCD输出到GTKWave以进行详细调试

突出显示错误并在GTKWave上输出VCD：

1.实时调试:

      - 在系统级别发生故障后立即进行调试

2.自定义触发条件:

      - 通过状态转换和时间隔自动生成设计规则，并检测错误

3.信号可观测:

      - 从系统级别的自动检测错误缩小到详细的波形观察

VSTAR 使 用 流 程：

软 件 实 操 界 面：

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们