作者：Dean Banerjee

您设计过具有小数分频合成器的锁相环 (PLL) 吗？这个小数分频合成器是不是在整数通道上表现出色？不过，当频率只不过稍微偏离这些整数通道时，杂散就会变得高很多吗？如果是这样的话，你就已经遇到过整数边界杂散了，这种现象出现在载波的偏移量等于到最近整数通道的距离的时候。

例如，如果相位检测器频率为100MHz，而输出频率为2001MHz，那么整数边界杂散将为1MHz偏移量。在这个情况下，1MHz还是能够忍受的。但是当偏移变得过小，但仍旧为非零值时，小数杂散会更加严重。

使用可编程输入倍频来减少整数边界杂散

可编程倍频器的设计理念是使相位检测器频率发生位移，这样的话，压控振荡器 (VCO) 频率就会远离整数边界。如图1中所示，想一想一个用来生成540.01MHz的20MHz输入频率。此器件在VCO后面有一个输出分频器，不过输出频率和VCO频率全都接近20MHz的整数倍频。这个装置将会使所有PLL更容易产生小数杂散。

图1：整数边界杂散示例

如果器件具有一个可编程输入倍频器，那么图2中显示的配置是可行的。

 
图2：使用可编程倍频器来避免整数边界

图3显示的是内部倍频器的影响。整数边界杂散具有多个发生机制，并且很难将它们完全消除。但是这种方法不但减少了整数边界杂散，也减少了由其产生的其它杂散。

图3中的“杂散消失”路径显示了使用这个可编程倍频器所带来的影响。在频率为100kHz时，整数边界杂散大约减少了9dB，同时极大地减少了50kHz和10kHz上的杂散。

图3：使用和不使用可编程倍频器时的杂散比较

这篇文章中的实验结果由TI的LMX2571合成器得出，这款器件包含一个无需外部组件的可编程倍频器。这款器件还特有39mA流耗，一个灵敏度达到-231dBc/Hz的PLL，以及10-1344MHz的连续输出频率范围。它能够支持陆地移动无线电、软件定义无线电和无线麦克风等应用。

其它资源

l  查看LMX2571的数据表。

l  阅读PLL性能仿真和设计手册。

l  观看LMX2571的演示视频。

l  阅读与整数边界杂散有关的Planet Analog文章。

l  查看TI的高性能、低抖动时钟和定时IC的完整产品组合。

原文链接：

http://e2e.ti.com/blogs_/b/analogwire/archive/2015/08/05/timing-is-everything-improving-integer-boundary-spurs-in-fractional-pll-synthesizers 

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们