1 copy genmakevhdl.setting文件，并修改其中的路径设置 MVBlib?库的名字，可以自己取名字的
2 VERILOG_CMP_OPT??这个是干嘛的? 设置 编译条件
3 修改sim.bat(sim.bat和genmakevhdl.setting文件必须要放在一个文件夹里么?) 里面的tclsim.tcl是测试脚本，应该可以去掉(如果是使用

Verilog做测试脚本的话)?
4 修改sim.fof文件，该文件包含所有文件的路径

需要copy的文件有 genmakevhdl.setting sim.bat  sim.fof  sys_top.fof

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们