asic（vhdl，verilog）设计里很多的逻辑比较，譬如<,<=,!=,等等， 根据我的经验 !=比逻辑等效的<,<=耗资源，逻辑等效的<,<=消耗资源相同。如a<6和a<=5消耗资源就相同，他们也是逻辑等效的。
verilog里的<<<运算比较耗资源，直接用case展开面积较小。

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们