专栏中心

EEPW首页 > 专栏 > avr的IO

avr的IO

发布人:0750long 时间:2009-06-17 来源:工程师 发布文章
avr的IO

每个IO口属性由DDRX,PORTX,PINX三个寄存器的对应位来控制,分别是方向,为端口赋值,读取引脚。SFIOR寄存器的PUD位用来禁止所有IO口的上拉电阻。在PUD没有被禁止的情况下,通过DDRX,PORTX的组合可以实现IO口的特定功能,具体是:DDRX=1,PORTX=1禁止上拉电阻,输出高电平,输出电流;DDRX=1,PORTX=0禁止上拉电阻,输出低电平,吸收电流;DDRX=0,PORTX=1使能上拉电阻,输出低电平,吸收电流,被外部拉低输出电流;DDRX=0,PORTX=0高阻状态。PIN时钟X任何时刻可以读取引脚的状态,OUT和IN指令间至少要有一个周期的间隔。所有引脚在SLEEP指令下被钳位到0,第二功能打开则不适用。未用的引脚可接上拉和下拉,不应该直接接地或VCC。所有引脚复位后为高阻状态。

专栏文章内容及配图由作者撰写发布,仅供工程师学习之用,如有侵权或者其他违规问题,请联系本站处理。 联系我们

关键词:

相关推荐

10月份中国新能源乘用车批发销量同比增长16%

以新一代紧凑型NXP i.MX 95计算机模块助力智能边缘应用

苹果新品惨败,产线拆光、二代搁浅!消费者用行动说不:绝不为轻薄牺牲续航

集成内置遥测功能的芯片助力AI分析

EDA/PCB 2025-11-11

LED照明驱动解决方案

视频 2010-01-14

LatticeECP3 FPGA低功耗视频

视频 2010-01-13

英特尔研究新的集成散热器安装方法:为未来更大的先进封装芯片铺路

PLL 合成器总体设计思路与详细实现方案

模拟技术 2025-11-11

多阶段检测如何防止 AI 处理器中的静默数据损坏

双路径技术实现PLL合成器超宽环路带宽与超低相位噪声

如何设置单板RIO系统

视频 2010-01-14

计算机模块运动型 Sitara AM62P

MachXO迷你开发套件视频

视频 2010-01-14

凝芯聚力行致远·链动未来拓新篇——写在IC China 2025即将召开之际

2025-11-11

快速开发基于Blackfin处理器的视频应用

视频 2010-01-13
更多 培训课堂
更多 焦点
更多 视频

技术专区