1，我的电脑->属性->高级->环境变量.
在系统变量里增加：QUARTUS_INIT_PATH
C:\Modeltech_6.0\win32 （看你装在哪里了）
2，Assignments->settings->ead tool setting:Simulation:
tool name:modelsim(verilog)

别的能填的就填一下。但是下边的两个按纽还是要设置的，因为要指定test bench文件才能仿真的。所以先写好testbench。然后把路径设置好。那两个按纽一个是前仿真，一个是后仿真。不知道写testbench大家会不?就是:process->start->start testbench template writer
然后根据屏幕下的显示的文件位置提示，把生成的文件打开,改一改就行了。

设置完这个，先看下附件里的PDF文档，要注意的是要把你芯片库文件加到simulate的文件夹下，不然编译会出错。

3。进行仿真。
tools -> eda simulation tool->run RTL simulaiton...前仿
tools -> eda simulation tool->run Gate Level simulaiton 后仿。

专栏文章内容及配图由作者撰写发布，仅供工程师学习之用，如有侵权或者其他违规问题，请联系本站处理。 联系我们