专栏中心

EEPW首页 > 专栏 > verilog模块编程要点

verilog模块编程要点

发布人:mayer 时间:2009-06-01 来源:工程师 发布文章
verilog模块编程要点

 

 

1. 时序电路建模时,用非阻塞赋值。

2.锁存器电路建模时,用非阻塞赋值。

3.用always块建立组合逻辑模型时,用阻塞赋值!

4.在同一个always块中建立时序和组合逻辑电路时,用非阻塞赋值。

5.在同一个always块中不要既用非阻塞赋值又用阻塞赋值。

6.不要在一个以上的always块中为同一个变量赋值。

7.用$strobe系统任务来显示用非

专栏文章内容及配图由作者撰写发布,仅供工程师学习之用,如有侵权或者其他违规问题,请联系本站处理。 联系我们

关键词:

相关推荐

英特尔陈立武:14A制程2029年量产,18A工艺良率回升

EDA/PCB 2026-05-20

大功率开关—晶体管的重要任务

单结晶体管(双基极二极管)原理

非对称作战中的护卫手段与装备技术

视频 2010-01-14

谷歌首款音频AI眼镜将于今年秋季上市

2026-05-20

单结晶体管

阿斯麦CEO:首批High-NA光刻机生产的芯片将在数月内面世

光纤制导导弹关键技术

视频 2010-01-14

新芯股份科创板IPO终止

2026-05-20

单片机基础学者的常见问题

格罗方德宣布推出用于CPO的硅光子共封装先进光引擎方案

2026-05-20

复合材料在航空领域中的应用

视频 2010-01-14

国外军用飞艇装备技术发展

视频 2010-01-14

三星将举行史上最大规模罢工

2026-05-20

长存集团启动IPO辅导

2026-05-20

mTouch 电感式触摸传感解决方案

视频 2010-01-14

Microchip推出时序模块,适配AI数据中心与5G同步需求

Diodes公司推出PCIe 7.0时钟发生器

电源管理IC涨价潮将至

2026-05-20
更多 培训课堂
更多 焦点
更多 视频

技术专区