- Avago Technologies (Nasdaq: AVGO)为有线、无线和工业应用模拟接口零组件领先供应商宣布其28nm串行/解串器(SerDes)核心已经达到32Gbps的性能，并且可以承受高达40dB的通道损耗，这个最新的SerDes核心不仅仅重新定义了芯片到芯片、连接端口和背板等接口可达到的数据率，并且反映了Avago为数据中心和企业应用提供领先解决方案的持续承诺。
- 关键字：
Avago CMOS SerDes
- 对于10Gbps及以上数据速率的SerDes，每个数据位的单位间隔是随着近 20～30ps的信号上升/下降时间而缩短的。选择合适的封装互连结构，有效地传输这些信号已成为最大限度减少信号完整性问题的重要考虑因素，如串扰、阻
- 关键字：
SerDes 封装 键合 封装规范
- Maxim的吉比特(千兆)多媒体串行链路(GMSL)方案可以对数字视频和音频数据进行串行转换，然后通过一对双绞线串行传输。另外，集成双向控制通道可以使能单个微处理器(micro;C)对串行器、解串器和所有连接外设编程。在典
- 关键字：
SerDes GMSL 汽车电子 控制单元
- LatticeECP4? FPGA系列结合了高性能FPGA结构、高性能I/O和多达16个通道的嵌入式SERDES，带有相关的物理编码子层(PCS)逻辑。每个PCS逻辑通道包含专用的发送和接收电路，用于高速、全双工的串行数据传输，传输速率高达
- 关键字：
LatticeECP4 SERDES
- 摘要：Maxim的吉比特(千兆)多媒体串行链路(GMSL)方案可以对数字视频和音频数据进行串行转换，然后通过一对双绞线串行传输。另外，集成双向控制通道可以使能单个微处理器(micro;C)对串行器、解串器和所有连接外设编程
- 关键字：
SerDes GMSL ECU 汽车电子
- 优化远程及遥测应用的视频SERDES电路,为了满足视频系统、工业和医疗显示和视频传送等应用消除较长连接电缆限制、提高数据速率，以及需要双向传输辅助数据的要求。Intersil公司推出了一款采用双向I2C接口的SERDESIC ISL34340，有助于各种应用实现远程配置
- 关键字：
SERDES 远程 遥测 视频
- 摘要：本应用笔记介绍如何通过吉比特多媒体串行链路（GMSL） SerDes的远端I2C接口访问16位寄存器地址。引言Maxim吉比特多媒体串行链路（GMSL）串行器/解串器（SerDes）系列包括MAX9249、MAX9259、MAX9260、MAX9263和
- 关键字：
I2C 外设 寄存器 地址 16位 接口 SerDes 远端 通过 访问
- 1引言
随着数据宽带网络的迅猛发展，需要不断提高系统设备的业务容量。目前的趋势是采用高速串行通信技术，即采用串行解串器SERDES，把低速的并行数据转换为高速串行数据连接。SERDES串行接口可在背板或电缆/光纤等
- 关键字：
应用 分析 接口 CPRI SERDES 及其 高性能
- 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
- 关键字：
SERDES 数字系统 高效时钟
- 低压差分SerDes的全双工互连和分组数据传输技术,由于现代数字信号处理器(dsp)设计、半导体工艺、并行处理和互连与传输技术的进步，现代高性能dsp的处理能力得到极大发展。但在移动通信、雷达信号处理和实时图像处理等复杂电子系统中，单片dsp的性能仍可能无法满足需
- 关键字：
数据传输 技术 分组 全双工 差分 SerDes 低压
- 当网络设备制造商建置4G的基础架构时，对于分布式基站架构部署中无线电设备控制及无线电设备之间的高序列数据速率需求将大幅升高。要满足如此需求，光纤缆线两端的SerDeson必须发挥更高的效能。网络设备制造商可将系统切割开来，便能使用同一个熟悉的FPGA平台进行逻辑层处理。
- 关键字：
SerDes 解决方案 离散 架构 基础 无线
- 引言 串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统的带宽不断增加至多吉比特范围，并行接口已经被高速串行链接，或SERDES （串化器/ 解串器）所取代 。起初， SERDES是独立的ASSP或ASIC器
- 关键字：
SERDES FPGA 性能 接口
- 摘要：电磁干扰（EMI）和电磁兼容（EMC）测试是汽车应用领域中串行器/解串器（SerDes）设计必须验证的参数，需要在设计之初谨慎考虑EMI和EMC问题，避免不必要的设计修改。以下应用笔记详细介绍了如何在SerDes系统
- 关键字：
SerDes EMI EMC 标准
- 基于SERDES收发器和CPRI的电信系统低延迟变化设计, 本文讨论利用带嵌入式SERDES收发器和CPRI链路IP内核的低成本FPGA，来实现电信系统低延迟变化设计的考虑因素。 无线电信设备制造商正受到以更小体积、更低功耗、更低制造成本来布署基站架构的压力。当通过WiMa
- 关键字：
延迟 变化 设计 系统 电信 SERDES 收发器 CPRI 基于
- 日前，德州仪器 (TI) 宣布推出业界首款 6 千兆位每秒 (Gbps) 的双通道串行器-解串器 IC (SerDes)，其可为无线应用提供 高达470 兆位每秒 (Mbps) 至6.25 Gbps 的连续数据速率。该 TLK6002 支持从原有速度到最新更快速度的升级，符合所有无线基站设计所需的 OBSAI 与 CPRI 标准要求。TLK6002 可用于各种无线基础设施应用，其中包括 WiMAX、TD-SCDMA、WCDMA 以及 CDMA2000 等。
最新 SerDes 使用统一 12
- 关键字：
TI 串行器 解串器 SerDes
pam4 serdes介绍
您好，目前还没有人创建词条pam4 serdes!
欢迎您创建该词条，阐述对pam4 serdes的理解，并与今后在此搜索pam4 serdes的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
