lattice(莱迪思)半导体公司 文章 进入lattice(莱迪思)半导体公司技术社区
莱迪思富士通发布LatticeSC和LatticeECP2
- －通力合作打造出难以超越的FPGA产品系列－ 莱迪思半导体公司近日宣布推出其新一代的90纳米FPGA，包含两个全新的FPGA器件系列。LatticeSC™ 系统芯片FPGA的设计宗旨是提供业界最佳的整体性能，而LatticeECP2™ FPGA则将业界成本最低的FPGA结构和高端的FPGA功能集于一身。这两个器件系列都采用了富士通公司经过优化的工艺，既满足了高容量FPGA对成本效率的要求，又能够提供拥有数百万门的系统级FPGA所需的千兆赫性能。这两个器件系列将在
- 关键字： LatticeECP2 LatticeSC 富士通 莱迪思
用可编程的扭斜控制来解决时钟网络问题的方法
- 时钟网络管理问题提高同步设计的整体性能的关键是提高时钟网络的频率。然而，诸如时序裕量、信号完整性、相关时钟边沿的同步等因素极大地增加了时钟网络设计的复杂度。传统上，时钟网络的设计采用了简单的元件，诸如扇出缓冲器、时钟发生器、延时线、零延时缓冲器和频率合成器。由于PCB走线长度不等而引起的时序误差，采用蜿蜒走线设计的走线长度匹配方法来处理。走线阻抗与输出驱动阻抗的不匹配经常通过反复试验选择串联电阻来消除。多种信号的标准使得时钟边沿的同步更加复杂。至今，这三种挑战会经常遇到，并且鲜有理想的解决方案。以下描述了
- 关键字： 莱迪思
可编程逻辑器件融合CPLD+FPGA最佳特性
- 可编程逻辑器件融合CPLD+FPGA最佳特性 Lattice(莱迪思)半导体公司近日推出了新的MachXO可编程逻辑器件系列产品，Lattice称，这种新一代的跨越式可编程逻辑器件支持传统上由高密度的CPLD或者低容量的FPGA所实现的应用。 据Lattice现场应用支持副总裁Jock Tomlinson介绍，MachXO逻辑器件建立在低成本的130nm嵌入式Flash处理工艺上。它能够在单芯片中瞬时工作，这种特性对于许多CPLD应用来说是十分重要的。3.5ns的管脚至管脚的延时使得器件能够满足当代系统
- 关键字： Lattice(莱迪思)半导体公司
三端并联稳压器的隐藏应用
- 三端并联稳压器的隐藏应用 引言 众多半导体公司均推出了三端并联稳压器 (three-terminal shunt regulator)。此类器件带有内部基准精确度、运算放大器及内部并联晶体管，以精确控制供电电压。图 1 给出了典型的电路应用。三端并联稳压器是廉价的半导体器件，除了并联稳压器以外，其还具备其他有用的电源设计应用。这种半导体器件可用作廉价的运算放大器，用于控制回路反馈。该器件还可同晶体管及无源组件协同使用，又可用于快速自举电路。此外，这种器件经过配置，还可作为低功耗辅助电
- 关键字： 半导体公司
下一代成帧器/映射器：提升网络传输效率
- 下一代成帧器/映射器：提升网络传输效率 上司、公司和客户无时无刻不在要求我们以较少的投入实现较高的产出。在以一种最佳的成本效益型方式来完成经由传输基础设施的数据移动任务时，这种要求尤其明显。 最初的传输网络基于一种简单的“配置完成便不再过问”的规则。它依靠的是SONET/SDH TDM（时分复用）能力。但是，向基于分组的传输要求的转变迫使业界不得不开发新的标准和架构。而这反过来又促成了成帧器/映射器芯片在物理层水平上的发展，从而提供一条将现有的传输网络更加有效地应用于数据业
- 关键字： 半导体公司
莱迪思推出ispCLOCKTM高性能时钟发生器器件
- 莱迪思半导体公司（NASDAQ:LSCC）今天宣布推出其革命性的ispCLOCKTM在系统可编程时钟发生器器件新系列。ispClock5500系列中的第一批器件：10输出的ispClock5510 和 20 输出的 ispClock5520将一个高性能的时钟发生器和一个灵活的通用扇出缓冲器合成在一起。采用了一个高性能的锁相环以及时钟乘除工具，该片上的时钟发生器可以提供多达5个频率范围从10MHz到320MHz的时钟。无论是单端还是差分信号模式，通用扇出缓冲器都可以驱动多达20个时钟网络，并且每一个输出都是
- 关键字： 莱迪思
莱迪思低功耗的CPLD 器件系列将其可编程解决方案拓展至便携式电子产品市场
- 在系统可编程（ISP™）逻辑产品的发明者－莱迪思半导体公司（纳斯达克代号：LSCC）今天正式宣布其1.8伏 ispMACH
- 关键字： 莱迪思
Lattice发布新一代 ispLEVERTM设计工具
- 莱迪思半导体公司不久前公布了ispLEVER 2.0 版__新一代的ispLEVER 设计工具套件，支持莱迪思新的ispXPGATM 和 ispXPLDTM产品系列，并集成了莱迪思 ORCA Foundry设计工具的特点和功能。在设计中通过使用类－LPM(Library of Parametrized Modules)宏，Module/IP Manager也可用来加速生成普通逻辑元件。ispLEVER floorplanner 提供ispXPGA 设计中逻辑的布局布线的控制。有色编码的图形用户接口帮助设计
- 关键字： Lattice
lattice(莱迪思)半导体公司介绍
您好，目前还没有人创建词条lattice(莱迪思)半导体公司!
欢迎您创建该词条，阐述对lattice(莱迪思)半导体公司的理解，并与今后在此搜索lattice(莱迪思)半导体公司的朋友们分享。 创建词条
欢迎您创建该词条，阐述对lattice(莱迪思)半导体公司的理解，并与今后在此搜索lattice(莱迪思)半导体公司的朋友们分享。 创建词条
lattice(莱迪思)半导体公司电路
lattice(莱迪思)半导体公司相关帖子
lattice(莱迪思)半导体公司资料下载
lattice(莱迪思)半导体公司专栏文章
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473