首页　 资讯　 商机 　 下载　 拆解 　 高校　 招聘 　 杂志　 会展　 EETV　 百科 　 问答　 电路图　 工程师手册 　 Datasheet　 100例 　 活动中心　 E周刊阅读 　 样片申请
EEPW首页 >> 主题列表 >> iar embedded secure ip

iar embedded secure ip 文章 进入iar embedded secure ip技术社区

FreeARM7 IP核的微处理器逻辑扩展与验证

  • 摘要：介绍了FreeARM7 IP核的基本概况及其接口特点，以LPC2101为原型对该IP核进行了扩展。结合USB 1．1设备控制器IP核和自定制硬件逻辑，构建了一种微控制器功能验证回路。在主机端开发了验证程序、驱动和通信软件。
  • 关键字： 扩展  验证  逻辑  微处理器  IP  FreeARM7  

基于Wishbone总线的UART IP核设计

  • 摘要：介绍了一种基于Wishbone总线的UART IP核的设计方法。该设计采用了自顶向下的模块化划分和有限状态机相结合的方法，由于其应用了标准的Wishbone总线接口，从而使微机系统与串行设备之间的通信更加灵活方便。验证
  • 关键字： IP  设计  UART  总线  Wishbone  基于  

台积电和联电争抢IP授权商机 代工厂整合第三方设计工具已成趋势

  • 　　芯片设计愈趋复杂，对已验证IP的需求也愈来愈高，根据全球半导体协会(GSA)统计，2010年晶圆代工厂提供给IC设计业者的IP数量，已经超过以IP授权为主要业务的第三方IP供货商。为了缩短芯片设计至量产时间，台积电旗下创意、联电旗下智原等2家设计服务业者，已经成为晶圆双雄抢食IP授权市场趋势下的主要受惠者。 　　根据GSA调查统计，IC设计业者的IP来源，虽然因为芯片设计功能区块(design block)仍以自家技术为主，自有IP比例达到66%，但是去年一年当中，已有愈来愈多的IC设计业者开始依赖
  • 关键字： 台积电  IP  

FPGA基础入门（二）

基于CPLD设计的电器定时开关控制系统

利用CPLD来替代微控制器的6种方法

我学习FPGA的总结

verilog中阻塞赋值和非阻塞复制的理解

选择VHDL或者verilog HDL还是System Verilog？

系统级芯片设计语言和验证语言的发展

FPGA设计中关键问题的研究

让Verilog仿真状态机时可以显示状态名

基于Nios的DDS高精度信号源实现

FPGA系统设计实战经验分享FPGA系统设计实战经验分享

FPGA基础入门

共1050条 42/70 |‹ « 40 41 42 43 44 45 46 47 48 49 » ›|

iar embedded secure ip介绍

您好，目前还没有人创建词条iar embedded secure ip!
欢迎您创建该词条，阐述对iar embedded secure ip的理解，并与今后在此搜索iar embedded secure ip的朋友们分享。    创建词条

iar embedded secure ip电路

更多

iar embedded secure ip相关帖子

更多

iar embedded secure ip资料下载

更多

iar embedded secure ip专栏文章

更多

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案：1101082052    京公网安备11010802012473