首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fpga-pwm

fpga-pwm 文章 进入fpga-pwm技术社区

Android平台下AOA协议的PWM信号控制系统

  •   Android开放配件(AOA)协议是一种Android终端通过USB总线与Android配件进行通信的协议,该协议为Android终端应用于设备控制和数据采集领域提供了条件。在一些设备控制应用中,有采用Android设备作为控制终端的需求。针对该问题,提出了一个通过Android手机控制Android配件UMFT311EV开发板生成PWM信号的系统。系统基于Android开放配件协议,通过操作Android手机界面控制PWM信号的周期和占空比。首先介绍了系统构成,然后给出了Android终端软件的具
  • 关键字: Android  PWM  

基于单片机的智能学习型红外空调遥控器

  •   为了解决空调遥控器不兼容问题,设计了一款基于Atmega16单片机的智能空调遥控器。该遥控器采用测量脉冲宽度的方法学习红外信号,同时使用游程编码算法对数据进行压缩后存储,并利用单片机内部定时器PWM模式产生红外载波,成功实现了对红外遥控的学习与再现,并可通过上位机进行控制。经运行测试表明,该智能遥控器操作灵活,性能稳定,为智能遥控器设计提供了一种新方案。   1引言   本文设计了一款针对空调设备的智能学习型红外遥控器,采用记录脉冲宽度的方法,成功实现了对多种红外空调遥控信号的学习与再现,真正实现
  • 关键字: 单片机  PWM  

基于京微雅格低功耗FPGA的8b/10b SERDES的接口设计

  •   摘要   串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统带宽不断增加至多吉比特范围,并行接口已经被高速串行链接,或SERDES (串化器/ 解串器)所取代。起初, SERDES 是独立的ASSP 或ASIC 器件。在过去几年中已经看到有内置SERDES 的FPGA 器件系列,但多见于高端FPGA芯片中,而且价格昂贵。   本方案是以CME最新的低功耗系列FPGA的HR03为平台,实现8/10b的SerDes接口,包括SERDES收发单元,通过完全数字化的方法实现SERDES的CD
  • 关键字: 京微雅格  FPGA  

零基础学FPGA(十一)一步一脚印之基于FIFO的串口发送机设计全流程及常见错误详解

  •   记得在上几篇博客中,有几名网友提出要加进去错误分析这一部分,那我们就从今天这篇文章开始加进去我在消化这段代码的过程中遇到的迷惑,与大家分享。   今天要写的是一段基于FIFO的串口发送机设计,之前也写过串口发送的电路,这次写的与上次的有几分类似。这段代码也是我看过别人写过的之后,消化一下再根据自己的理解写出来的,下面是我写这段代码的全部流程和思路,希望对刚开始接触的朋友来说有一点点的帮助,也希望有经验的朋友给予宝贵的建议。   首先来解释一下FIFO的含义,FIFO就是First Input Fi
  • 关键字: FPGA  FIFO  

美高森美发布领先的FPGA新产品概览

  •   1. 超安全SmartFusion2® SoC FPGA和 IGLOO2® FPGA   美高森美的超安全SmartFusion2® SoC FPGA和 IGLOO2® FPGA器件,无论在器件、设计和系统层次上的安全特性都比其他领先FPGA制造商更先进。新的数据安全特性现已成为美高森美主流SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件的一部分,可让开发人员充分利用器件本身所具有的同级别器件中的最低功耗,高可靠性和最佳安全技术,以期构建高度差
  • 关键字: 美高森美  SmartFusion2  FPGA  

FPGA时序约束的6种方法

  •   对自己的设计的实现方式越了解,对自己的设计的时序要求越了解,对目标器件的资源分布和结构越了解,对EDA工具执行约束的效果越了解,那么对设计的时序约束目标就会越清晰,相应地,设计的时序收敛过程就会更可控。   下文总结了几种进行时序约束的方法。按照从易到难的顺序排列如下:   0.核心频率约束   这是最基本的,所以标号为0.   1.核心频率约束+时序例外约束   时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但这还不是最完整的时序约束
  • 关键字: FPGA  时序约束  

从硬件角度讨论FPGA开发框架

  •   FPGA采用了逻辑单元阵列概念,内部包括可配置逻辑模块、输出输入模块和内部连线三个部分。每一块FPGA芯片都是由有限多个带有可编程连接的预定义源组成来实现一种可重构数字电路。   长久以来新型FPGA的功能和性能已经为它们赢得系统中的核心位置,成为许多产品的主要数据处理引擎。   鉴于FPGA在如此多应用中的重要地位,采取正式且注重方法的开发流程来处理FPGA设计比以往更加重要。该流程旨在避免开发周期后期因发现设计缺陷而不得不进行费时费钱的设计修改,而且该缺陷还可能对项目进度计划、成本和质量造成灾
  • 关键字: FPGA  

基于ATmega8的大功率直流电机控制系统设计与实现

  •   一、前言   直流电动机作为主要的机电能量转换的装置,广泛应用于各行各业。随着计算机电子技术的迅猛发展,电动机的控制方法也发生了巨大的变化,模拟控制方法已基本被数字控制方法所取代。本系统采用ATmega8单片机为核心控制器,通过PWM波来控制H桥中MOSFET器件的导通和关断,把直流电压变成电压脉冲列,控制电压脉冲的宽度或周期,将26V直流电变为交流电在在通过变压器将升压到180V在整流获得的,其中还将用PWM控制技术来控制直流电动机的转速。   二、系统硬件设计   (一)系统工作原理   
  • 关键字: ATmega8  直流电机  PWM  

【从零开始走进FPGA】美好开始——我流啊流啊流

  •   按照基于Windows的语言(C、C++、C#)等编程语言的初学入门教程,第一个历程应该是“Hello World!”的例程。但由于硬件上的驱动难易程度,此例程将在在后续章程中推出。硬件工程师学习开发板的第一个例程:流水灯,一切美好的开始。   本章将会在设计代码的同时,讲解Quartus II 软件的使用,后续章节中只讲软件的思想,以及解决方案,不再做过多的累赘描述。   一、Step By Step 建立第一个工程   (1)建立第一个工程,File-New-New
  • 关键字: FPGA  Quartus II  

基于FPGA的跨时钟域信号处理——MCU

  •   说到异步时钟域的信号处理,想必是一个FPGA设计中很关键的技术,也是令很多工程师对FPGA望而却步的原因。但是异步信号的处理真的有那么神秘吗?那么就让特权同学和你一起慢慢解开这些所谓的难点问题,不过请注意,今后的这些关于异步信号处理的文章里将会重点从工程实践的角度出发,以一些特权同学遇到过的典型案例的设计为依托,从代码的角度来剖析一些特权同学认为经典的跨时钟域信号处理的方式。这些文章都是即兴而写,可能不会做太多的分类或者归纳,也有一些特例,希望网友自己把握。   另外,关于异步时钟域的话题,推荐大家
  • 关键字: FPGA  MCU  

跨越鸿沟:同步世界中的异步信号

  •   只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战,即跨越多个时钟域的数据移动,例如磁盘控制器、CDROM/DVD 控制器、调制解调器、网卡以及网络处理器等。当信号从一个时钟域传送到另一个时钟域时,出现在新时钟域的信号是异步信号。   在现代 IC、ASIC 以及 FPGA 设计中,许多软件程序可以帮助工程师建立几百万门的电路,但这些程序都无法解决信号同步问题。设计者需要了解可靠的设计技巧,以减少电路在跨时钟域通信时的故障风险。   基础   从事多时钟设计的第一
  • 关键字: FPGA   异步信号  FIFO   

零基础学FPGA(十)初入江湖之i2c通信

  •   相信学过单片机的同学对I2C总线都不陌生吧,今天我们来学习怎么用verilog语言来实现它,并在FPGA学习版上显示。   i2c总线在近年来微电子通信控制领域广泛采用的一种新型的总线标准,他是同步通信的一种特殊方式,具有接口少,控制简单,器件封装形式小,通信速率高等优点。在主从通信中,可以有多个i2c总线器件同时接到i2c总线上,所有与i2c兼容的器件都有标准的接口,通过地址来识别通信对象,使他们可以经由i2c总线互相直接通信。   i2c总线由两条线控制,一条时钟线SCL,一条数据线SDA,这
  • 关键字: FPGA  i2c  verilog  

智能医疗成风口 IC设计企业如何站位?

  •   市场研究机构ICInsights最新报告称,中国IC设计企业在2014年全球前五十无晶圆厂IC供应商排行榜上占据9个席位。这9家厂商包括海思、展讯、大唐微、南瑞智芯、华大、中兴、瑞芯微、锐迪科、全志。而2009年只有1家企业入围,这表明中国无晶圆厂IC产业确实成长显著。   然而,上述9家入围企业中,有5家都聚焦于目前最热门的智能手机市场。当然,这些年智能手机终端产业确实增长迅速,也为中国IC设计提供了发展空间和机遇。但我国拥有的是全球最大的信息消费市场,每年进口集成电路产品超过2000亿美元,对I
  • 关键字: 海思  展讯  FPGA  

FPGA时序约束的6种方法

  •   对自己的设计的实现方式越了解,对自己的设计的时序要求越了解,对目标器件的资源分布和结构越了解,对EDA工具执行约束的效果越了解,那么对设计的时序约束目标就会越清晰,相应地,设计的时序收敛过程就会更可控。   下文总结了几种进行时序约束的方法。按照从易到难的顺序排列如下:   0.核心频率约束   这是最基本的,所以标号为0.   1.核心频率约束+时序例外约束   时序例外约束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但这还不是最完整的时序约束
  • 关键字: FPGA  时序约束  

零基础学FPGA(九)牛刀小试——串行口通信电路设计

  •   以前在学单片机的时候,觉得串口通信其实很简单,只要一个指令数据就能轻易的接收或者发送。前几天试着用FPGA实现,发现里面的学问还不少,并没有想象的那么简单。当然代码肯定是参考别人的,不过我还是认真研究了整段代码的,下面的程序就是我在看懂了别人代码后自己敲的,花了也不少时间,理解的也差不多,下面我就在这里给那些和我一样的初学者介绍一下吧,解释的不对的地方还望各位大神指正,大家好一起学习~   1、顶层模块   写程序都一样,不能多有的程序都写在一个模块里,那样看起来很麻烦,出了错误也不好维护,对于一
  • 关键字: FPGA  状态机  
共7247条 149/484 |‹ « 147 148 149 150 151 152 153 154 155 156 » ›|

fpga-pwm介绍

您好,目前还没有人创建词条fpga-pwm!
欢迎您创建该词条,阐述对fpga-pwm的理解,并与今后在此搜索fpga-pwm的朋友们分享。    创建词条

热门主题

树莓派    linux   
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473