- 提出了一种基于高频帧摄像头的高频帧实时图像压缩技术，以此技术为基础，使用TMS320CDM642和EP2C35 FPGA相结合，设计了一种高频帧实时图像处理器硬件系统。该系统采用2片SRAM乒乓结构，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000压缩算法，实现了100帧/s的压缩速度，系统同时解决了图像压缩中容量和速度的问题，实验了采集和压缩过程的同步进行，大大提高了图像压缩速度。
- 关键字：
FPGA DSP 实时图像 压缩系统
- 0引言快速傅里叶变换(FFT)在雷达、通信和电子对抗等领域有广泛应用。近年来现场可编程门阵列(FPG...
- 关键字：
FPGA FFT 移位寄存器
- 1引言当前在EDA领域，只要具备台式或笔记本电脑并装有工具软件，就可以方便地对可编程ASIC（CPLD/FPGA）...
- 关键字：
FPGA ASIC 嵌入式 EDA ISP
- 超长指令字VLIW(VeryLongInstructionWord)微处理器架构采用了先进的清晰并行指令设计[1]。VLIW微处...
- 关键字：
FPGA VLIW 微处理器
- 介绍了一种基于FPGA和DSP的多功能高速数据采集处理系统的设计，该系统的数据采集速度最高可达到105 Msps ,运算能力强，通过更改软件可适用于大部分的高速数据处理场合，具有较强的通用性。
- 关键字：
数据采集 FPGA DSP 201007
- 设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础，通过采用高效的两路输入移位寄存器流水线结构，有效提高了碟形运算单元的运算效率，减少了寄存器资源的使用，提高了最大工作频率，增大了数据吞吐量，并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言，采用QuartusⅡ设计仿真工具进行设计、综合和仿真，仿真结果表明，处理器工作频率为72 MHz，是一种高效的FFT处理器IP核。
- 关键字：
FPGA FFT 移位寄存器 流水线结构
- 从增量型光电编码器的构造特点出发，分析其输出信号中引起抖动误码脉冲的原因。根据编码器两相输出信号(A相、B相)不能同时跳变的特点，设计了一种高精度抗抖动二倍频电路，能有效滤除信号的干扰脉冲。
- 关键字：
FPGA 增量 光电编码器 抖动
- 利用飞速发展的FPGA技术，在图像采集前端实现Bayer插值变换。比较了常用的3种插值方法，选用计算复杂度较高但图像质量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，实现1 208×1 024图像，12 f／s，实时Bayer转换。给出了实时采集图像结果，显示了插值变换前的原始图像，计算了变换后图像的峰值信噪比PSNR。
- 关键字：
Bayer FPGA 彩色图像 变换
- 在此基于Altera公司的现场可编程门阵列(FPGA)芯片EP2C8F256C6,采用最小均方算法设计了自适应谱线增强(ALE)处理系统。以FPGA为处理核心,实现数据采样控制、数据延时控制、LMS核心算法和输出存储控制等。充分利用FPGA高速的数据处理能力和丰富的片内乘法器,设计了LMS算法的流水线结构,保证整个系统具有高的数据吞吐能力和处理速度。并且通过编写相应的VHDL程序在QuartusⅡ软件上进行仿真,仿真结果表明该设计可以快速、准确地实现自适应谱线增强。
- 关键字：
FPGA 谱线 系统设计
- 该系统由FPGA、单片机控制模块、键盘、LED显示组成，采用直接数字频率合成(DDS)，D／A以及实时计算波形值等技术，设计出具有频率设置功能，频率步进为100 Hz，频率范围为1 kHz～10 MHz之间正弦信号发生器。该系统的频率范围宽，步进小，频率精度较高。
- 关键字：
FPGA DDS 正弦信号发生器
fpga-nios介绍
您好，目前还没有人创建词条fpga-nios!
欢迎您创建该词条，阐述对fpga-nios的理解，并与今后在此搜索fpga-nios的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
