首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fpga-ask

fpga-ask 文章 进入fpga-ask技术社区

FPGA研发之道(13)-设计不是凑波形(三)RAM

  •   在FPGA内部资源中,RAM是较为常用的一种资源。   通常实例化RAM中,一种使用为BLOCK RAM 也就是块RAM 。另外资源可以通过寄存器搭,也就是分布式RAM。前者一般用于提供较大的存储空间,后者则提供小的存储空间。   在实际应用过程中,一般使用的包括,单端口、双端口RAM,ROM等形式等不同的形式。 实际应用中FIFO也是利用RAM和逻辑一起实现的。   对于一块RAM中,其能够例化的深度是有限的。例如cyclone4的RAM9k中可以例化的资源如下所示:     
  • 关键字: FPGA  RAM  ROM  

FPGA研发之道(12)-设计不是凑波形(二)FIFO(下)

  •   FIFO在FPGA设计中除了上篇所介绍的功能之外, 还有以下作为以下功能使用:   (1) 内存申请   在软件设计中,使用malloc()和free()等函数可以用于内存的申请和释放。特别是在有操作系统的环境下,可以保证系统的内存空间被动态的分配和使用,非常的方便。如果在FPGA内部实现此动态的内存分配和申请,相对来说较为复杂,例如某些需要外部数据存储且需动态改变的应用需求下,需要对FPGA外部DDR(或SRAM等)的存储空间,进行动态的分配和释放。通过使用FIFO作为内存分配器,虽然比不上软件
  • 关键字: FPGA  FIFO  SRAM  

FPGA研发之道(11)-设计不是凑波形(一)FIFO(上)

  •   FIFO是FPGA内部一种常用的资源,可以通过FPGA厂家的的IP生成工具生成相应的FIFO。FIFO可分为同步FIFO和异步FIFO,其区别主要是,读写的时钟是否为同一时钟,如使用一个时钟则为同步FIFO,读写时钟分开则为异步FIFO。一般来说,较大的FIFO可以选择使用内部BLOCK RAM资源,而小的FIFO可以使用寄存器资源例化使用。   一般来说,FIFO的主要信号包括:   实际使用中,可编程满的信号(XILINX 的FIFO)较为常用,ALTERA的FIFO中,可以通过写深度(即写入
  • 关键字: FPGA  FIFO  RAM  

解析FPGA低功耗设计

  •   在项目设计初期,基于硬件电源模块的设计考虑,对FPGA设计中的功耗估计是必不可少的。笔者经历过一个项目,整个系统的功耗达到了100w,而单片FPGA的功耗估计得到为20w左右,有点过高了,功耗过高则会造成发热量增大,温度高最常见的问题就是系统重启,另外对FPGA内部的时序也不利,导致可靠性下降。其它硬件电路的功耗是固定的,只有FPGA的功耗有优化的余地,因此硬件团队则极力要求笔者所在的FPGA团队尽量多做些低功耗设计。笔者项目经历尚浅,还是第一次正视功耗这码事儿,由于项目时间比较紧,而且xilinx方
  • 关键字: FPGA  低功耗  RTL  

基于FPGA的报文数据分析模块的设计

  •   摘要:网络报文数据的记录和分析在智能化变电站中尤为重要,通过对整个通信过程的记录可以为事故分析及运行维护提供依据。本文提出了一种基于FPGA技术、结合相关通信协议的报文数据分析系统的设计方案,实现了报文数据分析系统的各功能子模块,通过仿真运行验证了系统良好的处理能力。   引言   随着计算机技术、通信技术及网络技术的迅速发展,基于这三种核心技术的自动化智能装置在电网控制中的作用越来越突出。其中以交换式以太网和光纤光缆实现的网络通信系统已经逐渐成为变电站的重要单元。   如何记录、分析某个智能单
  • 关键字: FPGA  以太网  IEC61850  PHY  CPU  MAC  201411  

基于DaVinci™平台的网络视频解码系统分析与设计

  •   摘要:随着视频压缩技术的不断发展,单路1080p@60Hz分辨率的视频可以压缩到几兆进行传输,一个百兆网口可以传输多达10多路的IP视频信号。目前的服务器单纯依靠CPU进行软解码已经显得非常吃力[1];匹配高性能的服务器或者配置多台服务器却有存在高成本的压力。针对这些现状,本文设计了一个基于TI的DaVinci™平台的网络视频解码系统。验证结果显示,采样该网络视频解码系统,可以使得单台服务器增加上百路的IP视频解码,同时不影响服务器的其它性能,性能可靠且成本有很大优势。   1 TI 8
  • 关键字: DaVinci  IP视频  CPU  Linux  FPGA  201411  

基于LVDS的高速图像数据存储器的设计与实现

  •   采集数据的有效传输和存储转发技术的发展保证了数字图像在现实中广泛应用。如今,从多媒体通信领域的远程教育、图像监视到医学上的远程会诊,都和数据的有效传输及存储转发技术息息相关。在国防工业领域,图像数据的采集存储和连续有效转发也起着巨大的作用,航空遥感图像和卫星遥感图像的处理加工,电视制导中数据视频图像的传输,都离不开图像传输存储技术。本文设计的基于Flash的高速大容量固态数据存储器,采用了基于LVDS的数据传输方式传输两路高速图像数据,实现图像数据的高速实时存储。不仅具有处理速度快、设计灵活性高等特点
  • 关键字: LVDS  数据存储器  FPGA  

多声源情境下的三维定位与分离系统的设计实现

  •   项目背景及可行性分析   项目名称、项目的主要内容及目前的进展情况   项目主要内容:声音分离的研究在声音通信、声学目标检测等方面都有着重要的理论和实用价值;声源分离技术在机器听觉、安保监控、军事等领域具有特别的应用。目前,嘈杂背景下,单声源定位与增强,已有所应用;但多声源情景下的定位与分离,由于算法和硬件复杂,还很少走向应用。本项目通过构建麦克风阵列信号采集硬件,实现FPGA声音分离算法,以完成两个或两个以上声源的三维定位和分离,利用FPGA的并行性,以达到实时性的目标。项目难点在于,制作信号采
  • 关键字: FPGA  NE5532  AD73360  

基于FPGA的混沌加密虹膜识别系统设计(二)

  •   7.1.3 虹膜外边缘的确定   (1) 虹膜外边缘的特征分析   由图1中所示的虹膜图像可以看出,虹膜外边缘的主要特点是:较相对与虹膜内边缘而言,边缘处灰度变化不是特别明显,有一小段渐变的区域。也就是说,虹膜内部灰度趋近于一致这个事实,在参考文献[8]中,介绍的环量积分算子应该式是一种有效的方法。   即:        (7-10)   (2) 采用环量积分算子实现虹膜外边缘的检测   如上分析,虹膜环量积分算子是检测虹膜外边缘的一种有效手段,为了克服虹膜纹理对环量线
  • 关键字: FPGA  虹膜识别  CMOS  

基于FPGA的混沌加密虹膜识别系统设计(一)

  •   项目信息   1.项目名称:基于FPGA的混沌加密虹膜识别系统设计   2.应用领域:工业控制、科研、医疗、安检   3.设计摘要:   基于虹膜的生物识别技术是一种最新的识别技术,通过一定的虹膜识别算法,可以达到十分优异的准确性。随着虹膜识别技术的发展,它的应用领域越来越宽,不仅在高度机密场所应用,并逐步推广到机场、银行、金融、公安、出入境口岸、安全、网络、电子商务等场合。在研究了虹膜识别算法,即预处理、特征提取和匹配的基础上,我们设计了一种可便携使用的基于FPGA的嵌入式虹膜识别系统。本系
  • 关键字: FPGA  虹膜识别  CMOS  

基于SoC FPGA进行工业设计及电机控制

  •   引言   在工业系统中选择器件需要考虑多个因素,其中包括:性能、工程变更的成本、上市时间、人员的技能、重用现有IP/程序库的可能性、现场升级的成本,以及低功耗和低成本。   工业市场的近期发展推动了对具有高集成度、高性能、低功耗FPGA器件的需求。设计人员更喜欢网络通信而不是点对点通信,这意味着可能需要额外的控制器用于通信,进而间接增加了BOM成本、电路板尺寸和相关NRE(一次性工程费用)成本。   总体拥有成本用于分析和估计购置的寿命周期成本,它是所有与设计相关的直接和间接成本的扩展集,包括工
  • 关键字: FPGA  SoC  永磁同步电机  

FPGA研发之道(10)架构设计漫谈(五)数字电路的灵魂-流水线

  •   流水线,最早为人熟知,起源于十九世纪初的福特汽车工厂,富有远见的福特,改变了那种人围着汽车转、负责各个环节的生产模式,转变成了流动的汽车组装线和固定操作的人员。于是,工厂的一头是不断输入的橡胶和钢铁,工厂的另一头则是一辆辆正在下线的汽车。这种改变,不但提升了效率,更是拉开了工业时代大生产的序幕。   如今,这种模式常常应用于数字电路的设计之中,与现在流驱动的FPGA架构不谋而合。举例来说:某设计输入为A种数据流,而输出则是B种数据流,其流水架构如下所示:        每个模块只
  • 关键字: FPGA  架构设计  流水线  

FPGA研发之道(9)架构设计漫谈(四)并行与复用

  •   FPGA其在众多器件中能够被工程师青睐的一个很重要的原因就是其强悍的处理能力。那如何能够做到高速的数据处理,数据的并行处理则是其中一个很重要的方式。   数据的并行处理,从结构上非常简单,但是设计上却是相当复杂,对于现有的FPGA来说,虽然各种FPGA的容量都在增加,但是在有限的逻辑中达到更高的处理能力则是FPGA工程师面临的挑战。常用并行计算结构如下图所示:        上图中:前端处理单元负责将进入数据信息,分配到多个计算单元中,图中为3个计算单元(几个根据所需的性能计算得
  • 关键字: FPGA  架构设计  并行  

FPGA研发之道(8)架构设计漫谈(三)时钟和复位

  •   接口确定以后,FPGA内部如何规划?首先需要考虑就是时钟和复位。   时钟:根据时钟的分类,可以分为逻辑时钟,接口时钟,存储器时钟等;   (1)逻辑时钟取决与逻辑的关键路径,最终值是设计和优化的结果,从经验而不是实际出发:低端FPGA(cyclone spantan)工作频率在40-80Mhz之间,而高端器件(stratix virtex)可达100-200Mhz之间,根据各系列的先后性能会有所提升,但不是革命性的。   (2)接口时钟,异步信号的时序一般也是通过FPGA片内同步逻辑产生,一般
  • 关键字: FPGA  架构设计  复位  

FPGA研发之道(7)架构设计漫谈(二)稳定压倒一切

  •   敏捷开发宣言中,有一条定律是“可以工作的软件胜过面面俱到的文档”。如何定义可可以工作的,这就是需求确定后架构设计的首要问题。而大部分看这句话的同志更喜欢后半句,用于作为不写文档的借口。   FPGA的架构设计最首先可以确定就是外接接口,就像以前说的,稳定可靠的接口是成功的一半。接口的选择需要考虑几个问题。   1, 有无外部成熟IP。一般来说,ALTERA和XILINX都提供大量的接口IP,采用这些IP能够提升研发进度,但不同IP在不同FPGA上需要不同license,这个
  • 关键字: FPGA  ALTERA  XILINX  
共6423条 143/429 |‹ « 141 142 143 144 145 146 147 148 149 150 » ›|
关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473