首页  资讯  商机   下载  拆解   高校  招聘   杂志  会展  EETV  百科   问答  电路图  工程师手册   Datasheet  100例   活动中心  E周刊阅读   样片申请
EEPW首页 >> 主题列表 >> fpga)

如何使产品快速集成高速信号采集功能?

  •   摘要:在科技飞速发展的今天,各种自动化仪器及自动控制都离不开信号采集,而且要采集的信号越来越快,精度要求也越来越高。如何简单快速的让系统集成这项功能呢?        1、ZSDA1000的基本介绍  ZDS1000是ZLG致远电子开发的高速信号数据采集模块,模块通过PCI Express2.0接口与主机端连接,350M带宽,1GSa/s的采样速率。用户只需要通过动态链接库文件就可以轻松控制模块进行数据采集和数据处理。可用于质谱分析、雷达信号捕捉、材料分析等场
  • 关键字: FPGA  ZSDA1000  

直接数字合成技术实现函数信号发生器

  • 本文利用直接数字合成技术通过一款FPGA可编程逻辑芯片实现函数信号发生器的研制,该信号发生器是以Altera公司生产的EP4CE6F17C8芯片为设计载体,通过DDS技术实现两路同步信号输出。通过软件Quartus-II12.0和Nios-II 12.0开发环境编程,实现多种波形信号输出,信号具有高精度的频率分辨率能力,最高可达36位。最后通过实验输出的波形信号符合标准。
  • 关键字: 直接数字合成技术  FPGA  信号发生器  Quartus-II  201512  

下一代FPGA有望实现突破性优势

  •   本白皮书介绍为什么电信带宽和基础设施促进了FPGA功能的增强,以及ASIC和ASSP面临的商业挑战,可编程逻辑器件(PLD)定制方法是怎样支持FPGA功能的跨越式发展。本文还简要介绍了下一代FPGA和SoC系列品。  引言  最新发布的FPGA是硬件规划人员、软件开发人员和系统设计人员实现其下一代产品目标的关键支撑因素。大量的电信基础设施成指数增长的带宽需求以及各行业使用这些带宽的需求使得现有硬件和软件解决方案很难满足性能要求,也难以达到成本和功耗目标。ASIC、ASSP和独立处理器遇到了发展瓶颈,P
  • 关键字: FPGA  SoC  

采用三栅极技术FPGA的突破性优势

  •   引言  2013年2月,Altera公司与Intel公司共同宣布了Altera下一代最高性能FPGA产品的生产将独家采用Intel的14nm 3D Tri-Gate(三栅极)晶体管技术。这使得Altera成为当前采用最先进、最高性能半导体技术的独家专业FPGA供应商。本文介绍了三栅极及相关技术的历史与现状,以便了解三栅极技术对高性能FPGA性能的影响,以及其在数字电路速度、功率以及生产方面有何种程度的优势。  晶体管设计的背景  1947年,贝尔实验室展示了第一支晶体管,采用的是锗
  • 关键字: Altera  FPGA  

Altera功能安全包与灵活的FPGA相结合,实现“锁步”处理器解决方案,降低了风险,促进产品及时面市

  •   Altera公司今天宣布,开始提供面向Nios® II嵌入式处理器的Altera®功能安全锁步解决方案,这一解决方案降低了设计周期风险,帮助系统设计人员简化工业和汽车安全应用的认证。Altera与意大利比萨的功能安全领先供应商YOGITECH联合开发的锁步解决方案采用了Altera FPGA、SoC,认证工具流程,以及YOGITECH的知识产权(IP)内核。这一解决方案帮助客户在Altera FPGA中轻松实现SIL3安全设计,包括低成本Cyclone® V&n
  • 关键字: Altera  FPGA  

紫光半导体收购集中美国 专挑寡占市场

  •   面对清华紫光集团董事长赵伟国再次放话,将先把收购目光集中在美国半导体产业的说法,日前台系IC设计公司均表达不意外,毕竟台湾政府目前尚未通过相关法令限制,加上相关配套措施还需产官学界互相讨论,与其现在买市值不大的台湾IC设计公司,对清华紫光集团并无法产生立即性的帮助。   产业界人士指出,以清华紫光的大陆内需市场色彩,加上先前出手目标多锁定具备一定程度寡占特性的产业来看,全球三强鼎立的EDA市场、绘图芯片与FPGA产业,或许是清华紫光集团在谈判桌上的下一个目标。   确实从清华紫光收购动作一路多锁定
  • 关键字: 紫光  FPGA  

Altera公开业界第一款集成了HBM2 DRAM和FPGA的异构SiP器件

  •   Altera公司(Nasdaq)公开业界第一款异构系统级封装(SiP,System-in-Package)器件,集成了来自SK Hynix的堆叠宽带存储器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一类器件,其特殊的体系结构设计满足了高性能系统对存储器带宽最严格的要求。   数据中心、广播、固网和高性能计算等系统要处理的数据量不断攀升,需要的带宽非常高。相对于目前的分立DRAM解决方案,Stratix 10 DRAM SiP的
  • 关键字: Altera  FPGA  

Altera公开业界第一款集成了HBM2 DRAM和FPGA的异构SiP器件

  •   Altera公司今天公开业界第一款异构系统级封装(SiP,System-in-Package)器件,集成了来自SK Hynix的堆叠宽带存储器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一类器件,其特殊的体系结构设计满足了高性能系统对存储器带宽最严格的要求。   数据中心、广播、固网和高性能计算等系统要处理的数据量不断攀升,需要的带宽非常高。相对于目前的分立DRAM解决方案,Stratix 10 DRAM SiP的存储器带宽提
  • 关键字: Altera  FPGA  

小梅哥和你一起深入学习FPGA之串口调试(一)(下)

  •   以上为小梅哥为了对特权同学的串口收发模块进行测试所展开的部分工作,到这里,仿真测试所需要的准备工作我们就做好了,接下来将实际进行仿真,通过仿真来分析该模块的性能。  这里极力推荐大家使用modelsim进行仿真,因为quartusII自带的仿真工具灵活性和功能都赶modelsim相差甚远。Modelsim作为一款强大的仿真软件,在业界被广泛使用。同时,modelsim针对不同的EDA厂家,也推出了OEM版本,modelsim-altera就是为Altera公司开发的OEM版本,此版本针对Altera公
  • 关键字: FPGA  串口调试  

小梅哥和你一起深入学习FPGA之串口调试(一)(上)

  •   大家好,这几天在各个论坛上,经常就有人在向我咨询基于FPGA的串口通信代码,大部分都是在网上下载一个现成的代码,但是在使用中就遇到了各种问题,于是就发到了论坛上来求助。在阅读了他们的代码之后,我发现几乎出自同一个版本(目前确定为特权同学的基于EPM240入门实验的代码)。他们在调试这个代码的时候,经常存在这样几个问题:1、部分人对该串口通讯模块完全不理解,对每句话,甚至每个模块的功能都不理解;2、部分人采用最原始的画波形的方式来对该模块进行仿真,结果无法得到仿真结果;3、部分人不会使用modelsim
  • 关键字: FPGA  串口调试  

ASDF:精细粒度异构助力创新, Altera将进入大FPGA时代

  •   “数十个合作伙伴,数百家客户,数千计的工程师,这三股强大的力量构成了Altera SoC大的生态系统,也是Altera在SoC领域投入5年所获得的成就。”Altera公司嵌入式处理营销资深总监Chris Balough在一年一度的Altera SoC开发者大会上自豪地表示。   
  • 关键字: Altera  FPGA  

Altera荣获Frost & Sullivan全球FPGA技术创新领先奖

  •   Altera公司荣获分析公司Frost & Sullivan的全球FPGA技术创新领先奖,表彰Altera在技术特性和未来业务价值方面更胜一筹。该奖项彰显Altera在其Arria® 10 FPGA中实现IEEE 754单精度硬核浮点DSP (数字信号处理)模块——处理速率高达1.5 TFLOPS (每秒万亿次浮点运算),进一步提高了数字系统设计的能效和生产效率。Altera的可编程器件帮助客户针对大数据和搜索应用、数据中心加速、军事通信和高性能计算等需要高精度
  • 关键字: Altera  FPGA  

使用面向FPGA的OpenCL设计两百万点频域滤波器

  • 快速傅里叶变换(FFT)是信号处理应用的基础。FPGA供应商一直以来提供了运行良好的FFT库,处理适配到FPGA片内存储器中的大量数据。但是,如果数据规模太大,应该如何应对? 为解决这一问题,FPGA设计人员现在必须要做出设计决定,这些决定互相纠缠在一起,例如,片内FFT内核的配置选择,其数量,它们怎样连接并访问外部存储器,多个内核之间的同步等。分析所有这类设计决定就是要能够很好的结合现有产品,在HDL中编程,这会非常耗时,而且带来了性能问题。采用OpenCL等高级编程语言,能够很快的完成系统设计分析。本
  • 关键字: FPGA  频域滤波器  OpenCL  201511  

OpenPOWER+CAPI实现第二代分布计算

  • 本文介绍了CAPI技术,并给出基于CAPI应用的三个案例。
  • 关键字: CAPI  CPU  FPGA  201511  

在Xilinx FPGA上快速实现JESD204B

  •   简介   JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率,并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升,JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外,FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步取代连接转换器的传统并行LVDS/CMOS接口,并用来实现 JESD204B物理层。本文介绍如何快速在Xilinx®
  • 关键字: Xilinx  FPGA  
共6404条 119/427 |‹ « 117 118 119 120 121 122 123 124 125 126 » ›|

fpga)介绍

您好,目前还没有人创建词条fpga)!
欢迎您创建该词条,阐述对fpga)的理解,并与今后在此搜索fpga)的朋友们分享。    创建词条

热门主题

关于我们 - 广告服务 - 企业会员服务 - 网站地图 - 联系我们 - 征稿 - 友情链接 - 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案 京ICP备12027778号-2 北京市公安局备案:1101082052    京公网安备11010802012473