- 借助EDA工具软件设计了一个逻辑控制部件，解决了CPU寻址空间不足、接口功能不全等问题。此基于CPLD的可重构硬件数字平台具有可移植性，使CPU对外接器件近似透明，在更换其他类型CPU后，仅做少量软件和硬件修改即可升级成为新系统。
- 关键字：
逻辑控制 EDA CPLD 电子秤
- 今天，大多数的CPLD（复杂可编程逻辑器件）都采用可减少功耗的工作模式，但当系统未使用时，应完全切断电源以保存电池能量，从而实现很多设计者的终极节能目标。描述了如何在一片CPLD 上增加几只分立元件，实现一个节省电池能量的系统断电电路。
- 关键字：
按键开关矩阵 系统断电电路 CPLD
- 在嵌入式系统中，花费大量的中断源来扩展串口无疑是大量的资源浪费。针对这种情况，为了节省紧张的系统资源，本文提出一种实现高效多串口中断方案，可以利用单一的中断源来管理多个扩展串口，并保证多个串口中断的无漏检测与服务。
- 关键字：
多串口中断源 电平转换 CPLD
- 时钟脉冲计数器的输出经过3 线—8 线译码器译码其输出信号接到八位数码管的阴极Vss0、Vss1、Vss2、Vss3、Vss4、Vss5、Vss6、Vss7 端。要显示的数据信息Ａ～Ｈ中哪一个，通过八选一数据选择器的地址码来选择，选择出的数据信息经七段译码器译码接数码管的a～g 管脚。这样八个数码管就可以轮流显示八个数字，如果时钟脉冲频率合适，可实现八个数码管同时被点亮的视觉效果。
- 关键字：
八位数码管 共阴极 CPLD
- 传统的数字电压表多以单片机为控制核心，采用CPLD进行产品开发，可以灵活地进行模块配置，大大缩短了开发周期，也有利于数字电压表向小型化、集成化的方向发展。
- 关键字：
电压表 控制核心 CPLD
- 文所要设计的是一种脱机型仪表硬件平台。平台应可以满足一般的数据采集的实时性要求，可以灵活的适用于多种不同的应用场合，可实现多种类型信号的采集和处理，结构小巧紧凑，便于现场处理，还能与PC机或其他设备进行通信和交换数据。对此，我们构建了基于DSP和CPLD技术的硬件平台。
- 关键字：
图像采集 仪表硬件平台 CPLD
- SDRAM的读写逻辑复杂，最高时钟频率达100 MHz以上，普通单片机无法实现复杂的SDRAM控制操作，复杂可编程逻辑器件CPLD具有编程方便，集成度高，速度快，价格低等优点。因此选用CPLD设计SDRAM接口控制模块，简化主机对SDRAM的读写控制。通过设计基于CPLD的SDRAM控制器接口，可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM，增加系统的存储空间。
- 关键字：
刷新时序 CPLD SDRAM
- CPLD是复杂的PLD，专指那些集成规模大于1000门以上的可编程逻辑器件。它由与阵列、或阵列、输入缓冲电路、输出宏单元组成，具有门电路集成度高、可配置为多种输入输出形式、多时钟驱动、内含ROM或FLASH(部分支持在系统编程)、可加密、低电压、低功耗以及支持混合编程技术等突出特点。而且CPLD的逻辑单元功能强大，一般的逻辑在单元内均可实现，因而其互连关系简单，电路的延时就是单元本身和集总总线的延时(通常在数纳秒至十数纳秒)，并且可以预测。所以CPLD比较适合于逻辑复杂、输入变量多但对触发器的需求量相对较
- 关键字：
高速 数据采集 CPLD
- 在数字电路设计中，当需要将一输入的窄脉冲信号展宽成具有一定宽度和精度的宽脉冲信号时，往往很快就想到利用54HC123或54HC4538等单稳态集成电路。这一方面是因为这种专用单稳态集成电路简单、方便；另一方面是因为对输出的宽脉冲信号的宽度、精度和温度稳定性的要求不是很高。当对输出的宽脉冲信号的宽度、精度和温度稳定性的要求较高时，采用常规的单稳态集成电路可能就比较困难了。众所周知，专用单稳态集成电路中的宽度定时元件R、C是随温度、湿度等因素变化而变化的，在对其进行温度补偿时，调试过程相当繁琐，而且，电路工作
- 关键字：
单稳态 脉冲 CPLD
- 为了实现PC机与CPLD的通信，进行了相应的研究。分析了RS-232C通信协议，自定义了数据包传输格式。根据UART模块工作状态多的特点，应用了有限状态机理论进行编程实现。为降低误码率，应用16倍频技术，实现了波特率为9 600 bit／s的串口通信。在Quartus II平台上用VerilogHDL进行编程，并通过了VC编写程序的数据传输的验证。研究成果为工程上PC机与嵌入式系统数据传输的问题提供了一种解决方法。
- 关键字：
有限状态机 数据包 CPLD
- 本文介绍一种通用的基于CPLD的片内振荡器设计方法，它基于环形振荡器原理，只占用片上普通逻辑资源(LE)，无需使用专用逻辑资源(如MaxII中的UFM)，从而提高了芯片的资源利用率。
- 关键字：
片内振荡器 SoC CPLD
- 如果仅用一个延迟模块就能同时完成脉冲前后沿的延迟，这样就即节省了电路制作成本又提高了延迟线的延迟精度。本文正是基于这一思想并使用CPLD芯片来实现数字延迟线的设计的。
- 关键字：
数字延迟线 延迟误差 CPLD
- 本文针对光纤通信传输码型的要求和CMI码的编码原理，介绍了一种以EPM系列7064芯片为硬件平台，以Max+PlusⅡ为软件平台，以VHDL为开发工具，适合于CPLD实现的CMI编码器的设计方案。
- 关键字：
CMI编码 光纤通信 CPLD
- 以MOS开关、电容器和运算放大器为核心的单片集成器件SCF，以其对截止频率的精确控制，频率响应特性可大范围调节，编程控制简单，有效解决了模拟滤波器的通带调节问题，在滤波电路设计中得到广泛应用。
- 关键字：
SCF 程控滤波电路 CPLD
cpld-jtag接口介绍
您好，目前还没有人创建词条cpld-jtag接口!
欢迎您创建该词条，阐述对cpld-jtag接口的理解，并与今后在此搜索cpld-jtag接口的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
