0 文章 最新资讯
芯片背后的故事:为高通量计算打造的Sierra Forest
- Don Soltis在向妻子描述自己的工作时,把自己定位为“一名CPU狂热者”。当然,他的实际职称会更为正式一些——他是英特尔至强能效核(E-core)的高级首席工程师兼首席架构师。如果你问他本人,他会告诉你他在38年的职业生涯里,致力于开发一些“最酷、最好的处理器”,其中包括英特尔安腾处理器,彼时英特尔与惠普通力合作,旨在提供超高效的64位处理器,不过在安腾输给x86后,Soltis便转向了至强。目前,他正在领导代号为Sierra Forest的下一代至强处理器的开发。Sierra Forest将于20
- 关键字: 高通量计算 Sierra Forest 至强服处理器
实验12:边沿触发的D触发器
- 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验理解和掌握D触发器原理;(3)学习用Verilog HDL语言行为机描述方法描述D触发器电路。实验任务本实验的任务是描述一个带有边沿触发的同步D触发器电路,并通过STEP FPGA开发板的12MHz晶振作为触发器时钟信号clk,拨码开关的状态作为触发器输入信号d,触发器的输出信号q和~q,用来分别驱动开发板上的LED,在clk上升沿的驱动下,当拨码开关状态变化时LED状态发生相应变化。实验原理从D触发器的特
- 关键字: D触发器 FPGA Lattice Diamond Verilog HDL
实验11:RS触发器
- 实验目的(1)熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法;(2)通过实验理解和掌握RS触发器原理;(3)学习用Verilog HDL语言行为级描述方法描述RS触发器电路。实验任务本实验的任务是描述一个RS触发器电路,并通过STEP FPGA开发板的12MHz晶振作为触发器时钟信号clk,拨码开关的状态作为触发器输入信号S,R,触发器的输出信号Q和非Q,用来分别驱动开发板上的LED,在clk上升沿的驱动下,当拨码开关状态变化时LED状态发生相应变化。实验原理基本RS触发器可以由两
- 关键字: RS触发器 FPGA Lattice Diamond Verilog HDL
0介绍
您好,目前还没有人创建词条0!
欢迎您创建该词条,阐述对0的理解,并与今后在此搜索0的朋友们分享。 创建词条
欢迎您创建该词条,阐述对0的理解,并与今后在此搜索0的朋友们分享。 创建词条
热门主题
360°虚拟校园
PCI-6013
PC/104结构
Express-MC800
SDR-240
AMIS-49200
SEED-XDS560PLUS
IEEE802.11a
PXI-SS100
LUPA-3000
K78xx-10
PXI-SS10
SEED-XDS100
SEED-F28016
ITC-320
IEEE802.3at
IEEE802.16e
SEED-XDS100_F28027
MCRF355/360
Cortex-M0
1000
BIS-6520
SEED-XDS510PLUS
CDMA-2000
TMS-90-SCE
CC2530
MXT8051
DS-12201
DPO/DSA70000B
PXIe-8108
Zilog-Z80
RTL-to-GDSII参考设计流程4.0
50纳米
BIS-6520LC
78K0R/Fx3
802.11n1x1
MSO/DPO2000
BIS-6530LC
50nm
ISO9001:2008
20nm
BIS-6540HD
6300-SP
BIS-6320
BIS-6550
BIS-6620
DS-1600
10纳米
802.16m
ARK-1310
CMW500
30nm
DS1000C/CD
ARK-3202
AMIS-49250
X520-T2
ARK-3202V
20纳米
ARK-3360
GPSG-1000
树莓派
linux