智能型动态图像追踪自控车

　　2. 2个 CMOS 传感器撷取：

　　撰写镜头图像撷取的控制硬件电路，并利用DE2发展板上的双IDE接口(Expansion Header1,2)可同时撷取到双重镜头的图像。

　　3. 多端口SDRAM 控制器：

　　利用Mega Wizard Plug-In Manager来生成三写三读的六接口FIFO(以内置RAM实现)，让二组CMOS 传感器撷取及一组VGA 控制器能读写SDRAM设备。

　　4. VGA 控制器 和图像处理：

　　撰写VGA输出的硬件控制电路，并在图像输出的同时，进行X轴及Y轴的图像数据统计，并将结果存于片上内存(On-Chip Memory)之中，以便Nios处理器来读取。
　　.　SOPC系统端接口设定

图4  系统端SOPC接口设定

　　由DE2发展板所提供的范例新增用户自定脚位来控制自制的外围电路，并通过PLL生成100MHz频率的时钟源供SDRAM来使用，如图5所示。

图5  cpu_0在SOPC(上)及在NIOS IDE(下)中的内存配置

　　.　系统软件执行时内存的配置

　　由于开发板上的SDRAM已被CMOS 传感器撷取及VGA 控制器所使用，所以cpu_0及cpu_1的程序内存是放于Flash上，而cpu_0执行程序时的例外向量是放于SRAM上；而cpu_1是放于片上内存之中，当然在NIOS IDE开发该CPU的软件时，也必须分别要把变量堆叠区指定到相关的内存之中，如图5、图6所示。


图6  cpu_1在SOPC(上)及在NIOS IDE(下)中的内存配置

效能参数